资源列表
[VHDL编程] vim-verilog-generator
说明：Vim scr ipt for verilog coding and vidualisation. Some special features like useful syntaxis lighting included.<> 在 2025-02-24 上传 | 大小：33kb | 下载：0
[VHDL编程] Introduction-to-VHDL
说明：It gives VHDL language details<basha> 在 2025-02-24 上传 | 大小：33kb | 下载：0
[VHDL编程] EDA-fenpinqi
说明：EDA多级分频器图形设计，频器输入频率为10 MHz,输出频率为1 Hz。分频器顶层图形文件设计、例化模块图形文件设计。 -Multi-level divider graphic design, frequency input frequency of 10 MHz, the output frequency of 1 Hz. Divider top-level design of graphics files, for examp<范骏> 在 2025-02-24 上传 | 大小：33kb | 下载：0
[VHDL编程] 32bit-RISC-CPU-IP
说明：使用Verilog语言实现的RISC精简指令集CPU IP核，该CPU具有32位数据宽度，5级流水线结构和指令预判和中断处理功能，适合Verilog语言深入学习者参考。-Using the Verilog language implementation of RISC Reduced Instruction Set CPU IP cores, the CPU has a 32-bit data width, 5-stage pipeli<张秋光> 在 2025-02-24 上传 | 大小：33kb | 下载：1
[VHDL编程] 01-halfadd
说明：这是一个成功的半加器VHDL源代码，已在DH－33001开发板上调试成功。-This is a successful half-adder VHDL source code, in the DH-33001 development board debugging.<hjs> 在 2025-02-24 上传 | 大小：33kb | 下载：0