资源列表
[VHDL编程] rs_encoder
说明：this the code for rs_encoder in verilog-this is the code for rs_encoder in verilog<Muhammad Kamran> 在 2025-02-25 上传 | 大小：37kb | 下载：0
[VHDL编程] FPGA-rule10
说明：fpga开发的十大戒律，给FPGA开发的朋友共享一下，让菜鸟少走弯路，给高手一些借鉴-fpga development of the Ten Commandments, to the FPGA development friends to share and let rookie detours, some reference to the master<youlijun> 在 2025-02-25 上传 | 大小：37kb | 下载：0
[VHDL编程] VHDL-Code---counter
说明：VHDL Code to desighn a counter<gherwi> 在 2025-02-25 上传 | 大小：37kb | 下载：0
[VHDL编程] 31574956SPITest
说明：eeprom seial write c langest as .c<TOP> 在 2025-02-25 上传 | 大小：37kb | 下载：0
[VHDL编程] catapult_sc_user
说明：非常好的Mentor catapult学习书, catabult 可用于高级综合，由c产生vhdl/verilog。 这本与systemC相关。-very nice book for catabult study<> 在 2025-02-25 上传 | 大小：37kb | 下载：0
[VHDL编程] generic_fifo_yh
说明：Generic, multi-purpose FIFOs. Available as single clock and dual clock version, binary, lfsr, and gray encoded (dual clock only). All are parameterizable and use generic_memories for memory. These FIFOs are fully portabl<杨豪> 在 2025-02-25 上传 | 大小：37kb | 下载：0
[VHDL编程] e_clock
说明：(1) 具有时、分、秒计数功能，且以24小时循环计时； (2) 计时结果要用6个数码管分别显示时、分、秒的十位和个位 -clock can show time on 24hours,also can show it on h,min and sec<Arenas Wang> 在 2025-02-25 上传 | 大小：37kb | 下载：0
[VHDL编程] Eight-priority-encoder
说明：八位的优先编码器 具有优先编码的功能 程序简单易懂-Eight priority encoder<刘> 在 2025-02-25 上传 | 大小：37kb | 下载：0
[VHDL编程] ps2verilog
说明：verilog hdl FPGA PS2时序控制接口源代码 很经典 很实用-verilog hdl FPGA PS2 timing control source code it is very useful and perfect<杨泽钰> 在 2025-02-25 上传 | 大小：37kb | 下载：0