[VHDL编程] VHDL-Code-For-BCD-To-Excess3--Code-Converter-By-D

说明：VHDL Code For BCD To Excess3 Code Converter By Data Flow Modelling-VHDL Code For BCD To Excess3 Code Converter By Data Flow Modelling
<rik> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] full

说明：This a full adder verilog code-This is a full adder verilog code
<vishwabharath> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] greytobinary

说明：grey to binary converter in vhdl
<aviraj> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] audio_fft_vga

说明：代码使用Verilog HDL实现了使用WM8731对音频进行采样，并且使用ALTERA FPGA实现了频谱计算（FFT），在VGA上显示频谱。-Achieved using the Verilog HDL code using WM8731 audio sampling, and use ALTERA FPGA to achieve the calculated spectrum (FFT), shows the spectrum o
<Yang Lv> 在 2025-02-25 上传 | 大小：38kb | 下载：1

[VHDL编程] CPLD

说明： epm 570 cpld 跑马灯程序 希望对大家能有点用-epm 570 cpld Marquee program
<陈晶> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] RGB_GRAY

说明：是开发板带的小例子 大家可以看看,MATBLE下面测试-Development board with a small example we can see, MATBLE the following test
<nsq> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] xuexidds

说明：利用quartus平台使用verilog语言实现直接数字频率合成-Use quartus platform verilog language Direct Digital Synthesis
<刘维> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] skeleton

说明：two component VHDL code in skeleton
<Roohi> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] shft

说明：含同步并行预置功能的8位移位寄存器。工作原理 当CLK的上升沿到来时进程被启动，如果这时预置使能LOAD为高电平，则将输入端口的8位二进制数并行置入移位寄存器中，作为串行右移输出的初始值；如果LOAD为低电平，则执行语句： reg8（6 downto 0）< reg8(7 downto 1)-8 bit shift register with synchronous parallel preset function. The
<林> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程]  Free State of Jones 2016-1401966-subdown

说明：state jones sub nevis in verilog
<tavakoli1374 > 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] Assignment-1.3.tar

说明：verilog codes for different basic digital circuits elements
<guy03> 在 2025-02-25 上传 | 大小：38kb | 下载：0

[VHDL编程] mips-cpu-master

说明：CPU设计，已通过模拟，有需要的自行下载吧(CPU design has been simulated)
<sak1tam> 在 2025-02-25 上传 | 大小：38kb | 下载：0