[VHDL编程] XilinxFpgaDesignAndTest

说明：Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程-Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial
<songqitao> 在 2025-01-13 上传 | 大小：6.03mb | 下载：0

[VHDL编程] B_PON_ONU_VHDL

说明：ATM-PON ONU vhdl proj. file good luck
<mr.jeon> 在 2025-01-13 上传 | 大小：6.02mb | 下载：0

[VHDL编程] 61EDA_C2187

说明：Xilinx fpga 设计培训中文教程 xlinx环境下的-Xilinx fpga design training tutorial xlinx environment in Chinese
<yh> 在 2025-01-13 上传 | 大小：6.03mb | 下载：0

[VHDL编程] xunji

说明：电子设计 循迹小车的基本资料以及如何去实现小车的循迹。-Car electronics design tracking basic information and how to implement car tracking.
<guowang> 在 2025-01-13 上传 | 大小：6.03mb | 下载：0

[VHDL编程] VHDL

说明：各种基本的VHDL实例，可以用来参考学习，希望能够帮到大家！-Examples of the basic VHDL can be used to refer to learning, want to help everyone!
<吴斌> 在 2025-01-13 上传 | 大小：6.03mb | 下载：0

[VHDL编程] Modsim-AND-testbench

说明：关于fpga中，测试平台testbench的技巧，及仿真软件MOSIDISIM-About fpga skills test platform testbench, and simulation software MOSIDISIM
<kehuan> 在 2025-01-13 上传 | 大小：6.04mb | 下载：0

[VHDL编程] Square-wave-generator

说明：能过通过PC上的串口发送数据去控制FPGA引脚输出方波的频率，占空比！-This program can be had through the serial port on the PC to send data to the control FPGA pin output square wave frequency, duty cycle!
<罗成> 在 2025-01-13 上传 | 大小：6.04mb | 下载：0

[VHDL编程] s2

说明：ad9708与ad9280的程序，ad采集进来再da输出，在中间可以自行加一些算法。-ad9708 and ad9280 programs, ad collection come again da output, in the middle of some of the algorithms can add their own.
<白> 在 2025-01-13 上传 | 大小：6.04mb | 下载：0

[VHDL编程] ov7670-1

说明：ov7670摄像头FPGA数据采集、显示模块，测试可用-ov7670 camera, verilog code, video capture and display
<yexin> 在 2025-01-13 上传 | 大小：6.03mb | 下载：1

[VHDL编程] dianzhen1616

说明：16*16点阵动态滚动显示VHDL四个字母 共有5个模块，4个子模块，top是顶层模块 1.control，产生地址信号，用来读取数据 2.data_store,64组数据，4*16，根据输入地址来输出对应的数据 3.freq，分频模块，由50M主时钟进行分频，得到系统所需的各个频率 4.display,控制点阵模块，将得到的数据进行输出-display VHDL on 16*16 dot matrix
<maxiaobo> 在 2025-01-13 上传 | 大小：6.03mb | 下载：0

[VHDL编程] Filterfgfftd

说明：LIBRARY ieee USE ieee.std_logic_1164.ALL library work use work.fft_pkg.all
<goreng> 在 2025-01-13 上传 | 大小：6.02mb | 下载：0

[VHDL编程] dif

说明：FPGA设计中，实现基准时钟的分频模块，该模块是将外围电路中所提供的50MHZ将其分频，对时钟模块作用后产生一秒一秒的时钟信号，另外对显示模块的计数器提供时钟实现显示模块的扫描功能。(The design of FPGA, the reference clock frequency module, this module is provided in the peripheral circuit of the 50MHZ frequen
<i belive> 在 2025-01-13 上传 | 大小：6.02mb | 下载：0