[VHDL编程] 多功能波形发生器VHDL程序与仿真

说明：非常实用的一款软件,多功能波形发生器VHDL程序与仿真
<yuan0425> 在 2009-04-03 上传 | 大小：60.5kb | 下载：0

[VHDL编程] USB_VHDL_coding

说明：USB2.0的VHDL描述，很经典了，欢迎大家下载-USB2.0 the VHDL descr iption, very classic, and welcomes everyone to download
<张亮> 在 2025-03-02 上传 | 大小：60kb | 下载：0

[VHDL编程] CAN_IPCore

说明：CAN_IPCore CAN协议的IP核源代码 verilog 语言
<maliang> 在 2025-03-02 上传 | 大小：60kb | 下载：0

[VHDL编程] kecheng.doc00

说明：同样是用maxplus仿真的，交通灯设计　这是我门的课程结业设计．也是ＶＨＤＬ编的-The same is maxplus simulation, traffic lights This is my design courses, the design of the door. VHDL is also a series of
<李志伟> 在 2025-03-02 上传 | 大小：60kb | 下载：0

[VHDL编程] 7vhdl

说明：16 进制段位数码译码扫描显示，用VHDL编写计数器并完成计数显示-16-band digital decoding scan revealed Dan, using VHDL to prepare and complete the count of counter display
<wang> 在 2025-03-02 上传 | 大小：60kb | 下载：0

[VHDL编程] can_IPCORE

说明：CAN总线IPCORE，采用Verilog HDL语言实现。-CAN bus IPCORE, using Verilog HDL language.
<feifei> 在 2025-03-02 上传 | 大小：60kb | 下载：0

[VHDL编程] 03_strcture_3

说明：VHDL的结构2，也是和前面传的那个来源于一个老师，可以说是老师的心得哦-VHDL structure of 2, and in front of Chuan is also derived from a teacher that can be said to be the teacher s experience oh
<olive> 在 2025-03-02 上传 | 大小：60kb | 下载：0

[VHDL编程] run_watch

说明：提供一个数字秒表的EDA设计实例，内故有VHDL源代码，并有运行仿真图。-To provide a digital stopwatch the EDA design example, it is within the VHDL source code, and run the simulation of Fig.
<靳朝> 在 2025-03-02 上传 | 大小：60kb | 下载：0

[VHDL编程] GrayCode

说明：
<LEE> 在 2025-03-02 上传 | 大小：60kb | 下载：0

[VHDL编程] CAN_IP

说明：这是CAN总线控制器的IP核，源码是由Verilog HDL编写的。其硬件结构与SJA1000类似，满足CAN2.0B协议。-This is a IP core of the CAN bus controller written by the Verilog HDL. whose structure is similar with SJA1000,supporting the protocol of CAN2.0B.
<普林斯> 在 2025-03-02 上传 | 大小：60kb | 下载：1

[VHDL编程] PWM

说明：利用Verilog语言设计一个PWM控制器，实现：控制器输入时钟1MHz；控制器输出脉冲周期1kHz，脉宽最小调节步长0.1%。(The Verilog language is used to design a PWM controller, which is realized: the controller input clock 1MHz; the controller output pulse cycle 1kHz, and th
<jcg17 > 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] multiplication

说明：在FPGA里面实现了多位乘法器的功能，并用modelsim进行了仿真，还对该乘法器进行了优化(The function of multi-bit multiplier is realized in the FPGA, and it is simulated with modelsim, and the multiplier is optimized)
<ldh_hu> 在 2025-03-02 上传 | 大小：61kb | 下载：0