[VHDL编程] DE2_i2sound

说明：Altera DE2开发板例程源码，原版的为基于quartus II 7.2开发的，在9.0以上的版本上编译通不过，本源码为基于quartus II 9.0以上版本-Source code of Altera DE2 development board
<chenxin> 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] v

说明：Synthetisable verilog of compact crypto algorithms: RC4, TEA, XTEA, XXTEA. A faster but, more resource hungry version for RC4 and XXTEA is included.
<zardoz> 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] chirp

说明：VHDL CODE Of chirp counter
<vishal> 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] yejingxianshi

说明：基于FPGA的1602液晶显示器的Verilog源程序代码-FPGA Verilog source code based on the liquid crystal display 1602
<李萌> 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] AD_sample

说明：AD采集模块,设计模块采集AD5270的输出数据-AD Collection module Design module to collect the output data of AD5270
<张黑> 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] 4_Gesture_Sensor_Lab

说明：altera max10 手势传感器demo，2个传感器，nios2 实现-altera max10 Lab4 Gesture Sensor Lab，carry out with nios2
<liuluren> 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] h_adder

说明：基于两个半加器和一个异或门组成的全加器（资料中波形图为半加器的时序仿真图）-Based on two half-adder and an exclusive-or gate full adder (profile picture shows a half adder waveform timing simulation diagram)
<李康康> 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] rate

说明：一个通过降低精度提高运算速度的8bit加法器设计，仅供参考-A improve processing speed by reducing the accuracy 8bit adder design, for reference only
<胡文昱> 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] JKI状态机

说明：主要介绍状态机的编程方法以利于编程方便性(The programming method of state machine is mainly introduced)
<SZTHMZ > 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] synth_fft

说明：FFT的VHDL全套代码，可以测试通过了，没问题 只管下载(FFT VHDL full set of code, you can pass the test, no problem, just download)
<XmindDB > 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] my_first_fpga

说明：DE0 NANO光盘附带的官方demo。使用者的第一个demo。(Official demo attached to DE0 NANO. The first demo of the user.)
<方正 > 在 2025-03-02 上传 | 大小：61kb | 下载：0

[VHDL编程] DCT_IDCT

说明：DCT and Idct with vhdl and verilog
<lovers2015 > 在 2025-03-02 上传 | 大小：61kb | 下载：0