资源列表

« 1 2 ... .50 .51 .52 .53 .54 255.56 .57 .58 .59 .60 ... 4311 »

[VHDL编程DE2

说明:辛辛苦苦的作品应用于DE2 的 开发。。希望对大家有用。-hard work for Dictyophora development. . We hope that the right useful.
<diguolaji> 在 2024-11-17 上传 | 大小:6.25mb | 下载:0

[VHDL编程I2C_xo

说明:IIC的verilog源码,可以在Lattice的XO DEMO板上运行的IIC代码。内附说明文件-IIC' s verilog source code, you can Lattice' s XO DEMO board to run IIC code. Included documentation
<高小高> 在 2024-11-17 上传 | 大小:6.26mb | 下载:0

[VHDL编程dianlidianzijishu

说明:电力电子的论述及其应用展望论述和应用前景-Discussion of power electronics and its application prospect and prospect discussed
<苏海> 在 2024-11-17 上传 | 大小:6.28mb | 下载:0

[VHDL编程ELIPTIC

说明:Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypt
<sakthivel> 在 2024-11-17 上传 | 大小:6.25mb | 下载:0

[VHDL编程CPU

说明:4位和8位,8运算,QUARTUS简易处理器,能在Quartus上运行-4 and 8-bit, 8 operations, QUARTUS simple processors, can run on the Quartus
<朱源文> 在 2024-11-17 上传 | 大小:6.26mb | 下载:0

[VHDL编程yuyin_jiami

说明:基于quarusII仿真软件,进行模块化设计,设计达到的目的是对进来的语音信号进行加密处理-Based on quarusII simulation software, modular design, designed to meet the incoming voice signal is encrypted
<二妮子> 在 2024-11-17 上传 | 大小:6.26mb | 下载:0

[VHDL编程blank

说明:监控摄像头传入数据,通过芯片TVP5150转换成数字信号,其中sav_check.vhd检测帧头,converter.vhd将信号转换成Y,Cb,Cr格式,最后write_blank.vhd重新组建完整数字信号,最后通过ADV7171转成模拟信号输出到监视器上。这中间,可以对Y做各种图像处理,如滤波处理,均衡处理,只需要在converter之后添加处理文件即可。-Surveillance camera incoming data thr
<丁会> 在 2024-11-17 上传 | 大小:6.28mb | 下载:0

[VHDL编程NIOSII_TFT

说明:基于FPGA的NIOSII_TFT做的做的正弦波很连贯的显示在液晶屏上面,FPGA主要做信号的产生,而NIOSII主要是驱动液晶画活出波形!-FPGA-based NIOSII_TFT do make a very coherent sine wave displayed on the LCD screen above, FPGA mainly to do signal generation, while NIOSII mainly d
<杨云> 在 2024-11-17 上传 | 大小:6.25mb | 下载:1

[VHDL编程10_uart

说明:在quartus ii开发环境中实现了uart串口通信模块的控制功能,经测试,该模块能产生正确地时序,功能与预期功能一致。-In quartus ii development environment to achieve the uart serial communication module control functions have been tested, the module can generate correct timi
<zhu > 在 2024-11-17 上传 | 大小:6.27mb | 下载:0

[VHDL编程uart_fifo

说明:FPGA与PC的串口通信代码,使用了FIFO作为数据的缓存。-FPGA and PC serial communication code, use the FIFO as cached data.
<shimmy_lee> 在 2024-11-17 上传 | 大小:6.26mb | 下载:0

[VHDL编程FIFO

说明:FIFO先进先出,控制时序,对urat、SDRAM、DAC等时序理解都有帮助-FIFO FIFO control the timing of urat, SDRAM, DAC and other timing understanding have helped
<刘佳益> 在 2024-11-17 上传 | 大小:6.27mb | 下载:0

[VHDL编程ping_pong2LED

说明:用QuartusII13.0软件,DE1开发板,支持VGA的显示屏实现的乒乓球游戏,同时可实现七段数码管计分,球碰撞声等功能-With QuartusII13.0 software, DE1 development board that supports VGA screen realization of table tennis game, while achieving seven-segment LED scoring, ball
<陈正鑫> 在 2024-11-17 上传 | 大小:6.26mb | 下载:0
« 1 2 ... .50 .51 .52 .53 .54 255.56 .57 .58 .59 .60 ... 4311 »

源码中国 www.ymcn.org