[VHDL编程] VHDLCPLD

说明：用VHDL语言在FPGA上实现浮点运算,大家共享-VHDL language used in the FPGA to achieve floating-point operations, we share
<zhp> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] Coder_8_3

说明：用verilog HDL实现了83编码器.-Verilog HDL achieved with 83 encoders.
<zhuangqi> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] vhdlyuyan

说明：vhdl语言主要描述语句的说明和使用方法，内附例子可供学习提高-VHDL language descr iption of the main descr iption of statements and the use of methods, containing examples for learning improve
<zhanyi> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] work3CNT4BDECL7S

说明：7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c
<lkiwood> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] dispselect

说明：verilog写的数字频率计的选择模块,用与显示的选择-written in Verilog digital frequency meter option module, used and display options
<chen> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] BasedFPGAfloating-pointOperationByVHDL

说明：FPGA上浮点算法的实现，用VHDL语言编程-FPGA on the realization of floating-point arithmetic, using VHDL language programming
<宋雪兵> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] elecoclock

说明：VHDL多功能时钟设计~~24小时制~带闹钟-VHDL design of multi-functional clock ~ ~ ~ 24 hours with alarm system
<jecky> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] EPM570

说明：介绍epm570在信号采集时候的一个例子，是给予图像采集中的作用，很使用的一个例子。-Introduction epm570 signal acquisition at the time of an example are given to the role of image acquisition, it is used in a case in point.
<王立新> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] ADC0809

说明：ADC0809，完整的功能描述，每0.5秒采样一次，并显示出来。外置ADC0809芯片，-ADC0809, a complete functional descr iption of each sampling time 0.5 seconds, and displayed. ADC0809 external chip
<heshuiming> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] example19

说明：基于FPGA的数码锁 基于FPGA的数码锁 -FPGA-based FPGA-based digital lock digital lock digital lock-based FPGA
<zhuxiang> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] fft

说明：基4快速傅里叶变换，涉及cordic算法，可以用来学习-fft
<sun> 在 2025-03-07 上传 | 大小：81kb | 下载：0

[VHDL编程] filter_verilog

说明：用verilog实现的低通滤波器，输入输出精度为64位，并附有测试程序。-Use verilog to achieve a low-pass filter, input and output accuracy of 64, together with testing procedures.
<周峰> 在 2025-03-07 上传 | 大小：81kb | 下载：0