[VHDL编程] qdesigns

说明：关于Altera公司FPGA编程的一些常用实例代码.-on Altera FPGA programming examples of some commonly used code.
<Newton81> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] pluse_delay

说明： 利用VHDL语言实现单稳触发电路，稳态时间为系统时钟的整数倍。-using VHDL-trigger circuit stability, steady time for the whole system clock several times.
<david> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] USB_2-0_Host_IP_Core

说明：this come from alter ,you can look and find it on line about USB
<fff> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] double_RAM

说明：在modolsim平台下仿真完成了一个双端口RAM的实现，希望有用。-Simulation platform in modolsim completed a dual-port RAM realize the hope that useful.
<陈曦> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] jishu

说明：FPGA里面的计数器相关资料及程序汇总大全-Counter inside the FPGA and procedures related to information aggregation Guinness
<11> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] 3970988VHDL

说明：关于VHDL中常常会用到的一些小程序，代码效率很高，值得推荐。-About VHDL often used in a number of small procedures, the code efficient, it is recommend.
<wang> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] can

说明：基于Verilog HDL 的一个CAN总线IP核。-Based on Verilog HDL a CAN bus IP core.
<戴求淼> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] flash

说明：flashing led example code
<nattu> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] shift

说明：E1接收部分主要功能是实现从输入的差分线路数据中恢复出2.048M线路时钟并将数据解码输出。包括解码和线路时钟恢复两模块。-E1 to receive some of the major functions of the difference from the input data lines to recover a clock and data lines 2.048M decoder output. Including decod
<liusen> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] srff

说明：SR flip flop is implemented using VHDL
<nik> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] fpgafsk

说明：至于FSK调制原理就不多说了，这里做的一个实验是二进制频移键控。发送一组码元，通过响应的键控电路监测是发1还是发0然后选择频率控制正余弦电路波形。-see
<张锴> 在 2025-03-10 上传 | 大小：87kb | 下载：0

[VHDL编程] fenpin4

说明：使用fpga实现四分频，将单一频率信号的频率降低为原来的1/4。(Using FPGA to achieve four frequency division, the frequency of a single frequency signal is reduced to the original 1/4.)
<新手玩家> 在 2025-03-10 上传 | 大小：88kb | 下载：0