[VHDL编程] esvl

说明：MATLAB Filter Design HDL Coder Simunlink HDL Coder Xilinx ISE Webpack
<narja> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] xiyijikongzhi

说明：实现用verilog语言编写的洗衣机控制器，内含介绍-Achieved with the washing machine controller verilog language, containing descr iption, etc.
<沐飘> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] I2C

说明：alter fpga,i2c通信程序。现在i2c通信应用越来越广泛，已经深入各个领域。-i2c fpga，
<梁 > 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] FPGA

说明：FPGA设计中的时序分析及异步设计注意事项 -FPGA design timing analysis and design considerations for asynchronous
<wangxiaoyu> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] LOCK

说明：51单片机电子密码锁，矩阵键盘，E2PROM-51 single-chip electronic locks, matrix keyboard, E2PROM
<yuetao> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] mips-cpu

说明：单周期的mips处理器设计，用vhdl语言实现各个模块的功能-Single-cycle mips processor design, using vhdl language functions of each module
<王晓强> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] phone_control

说明：一个电话用户信令控制器设计，电话接续过程中控制忙音，回铃音和振铃输出。-A telephone users signal controller design.Phone in the process control in busy tone, back to LingYin and ringing output.
<郑志翔> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] intelligent-function-generetor

说明：本设计采用综合设计方法使用FPGA来实现智能函数发生器，它由六个波形产生模块及波形选择输出模块组成，波形选择模块的输出q接在D/A转换的数据端，就可以在D/A输出端得到想要的其中之一的任一种光滑的波形。-VHDL \FPGA \EDA
<yellow> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] decode38

说明：通过使用VHDL语言的程序编写实现38译码器的功能-Through the use of VHDL language programming to achieve the 38 decoder functions
<张双锋> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] 12312343442

说明：PID控制，数码管显示，步进电机控制，带RS232通讯-PID PROGRAMMING
<邵志培> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] curso_verilog

说明：es un curso de verilog un lenguaje de programacion para programar fpgas
<born128> 在 2025-03-16 上传 | 大小：115kb | 下载：0

[VHDL编程] dianziyan

说明：提供一个交通灯电子眼程序，这个程序有verilog hdl写的-To provide a traffic light electronic eye procedures, which have written in verilog hdl
<吴晓天> 在 2025-03-16 上传 | 大小：115kb | 下载：0