资源列表

« 1 2 ... .18 .19 .20 .21 .22 2323.24 .25 .26 .27 .28 ... 4311 »

[VHDL编程verilog-mac

说明:这是一个以太网的mac程序,verilog写的,可方正 可实现-this is a mac implementation using verilog,you can emulate it or implement it directly
<王凯> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程wirelesscomunication-code

说明:基于FPGA的无线通信源代码,详细的分章节列出各个章节的源代码,方便学习。-Wireless communications source code of the FPGA-based, detailed sub-section lists the various sections of source code, easy to learn.
<> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程I2C_400K

说明:通过I2C接口实现FPGA和PC通信的Verilog源代码,测试条件400KHz,I2C接口内部集成了寄存器。-The Verilog FPGA and PC communications through the I2C interface source code, test conditions 400KHz I2C interface internal integration register.
<曹操> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程counter10

说明:verilog编写的10进制计数器,并且功能仿真正确。软件为quartus II 11.0,和Modelsim-verilog prepared 10 binary counter, and functional simulation is correct. Software quartus II 11.0, and Modelsim
<任留阳> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程MATLAB

说明:用matlab生成mif文件,分别用两种不同方法,操作简单,实验好用-Mif file generated using matlab, respectively, with two different methods, simple operation, easy to use test
<mr zou> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程shuzizhong

说明:vhdl数字钟通过fpeg仿真实现vhdl实验课设 -vhdl digital clock
<郑泽> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程7_seg

说明:seven segment interfacing.
<Ajay Kumar> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程frequency-measuring-VHDL

说明:采用等精度测频原理的频率计程序与仿真,本文为DOC文档,附有源码和仿真波形-Equal precision frequency measuring principle of frequency meter program and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程adder4bit

说明:VHDL设计的四位加法器器,仿真测试正确,可以使用。-VHDL design of four adders, a simulation test correctly, you can use
<高立新> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程DI-S-AND-V

说明:这个程序是为了区分SIGNAL和VARIABLE在不同情况下要怎样使用的例程,程序中使用了三种情况来说明问题-This program is designed to differentiate between routine SIGNAL VARIABLE in different situations and how you want to use, the program uses the three cases to illust
<费时> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程pwm_latest.tar

说明:pulse width modulator, work as one PWM or one timer. 16 bit main counter
<hj> 在 2025-03-18 上传 | 大小:125kb | 下载:0

[VHDL编程sdram

说明:sdram的控制程序,以及相关的testbench(sdram control module)
<大地2020 > 在 2025-03-18 上传 | 大小:125kb | 下载:0
« 1 2 ... .18 .19 .20 .21 .22 2323.24 .25 .26 .27 .28 ... 4311 »

源码中国 www.ymcn.org