[VHDL编程] des_vhdl_code

说明：decription aes using vhdl code
<dani.hassoun> 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] module_tft

说明：TFT 液晶屏显示，通过按键，显示不同的曲线-TFT LCD display
<黄星> 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] FPGA(lvbo)

说明：基于FPGA的滤波处理，可实现对信号的筛选。-The filtering of the signal can be realized based on FPGA filtering..
<wanchun> 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] Bell2

说明：This an example for control a Bell in VHDL languge-This is an example for control a Bell in VHDL languge
<Hung> 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] and_gate

说明：this program is done in verilog hdl and it is program of AND gate gate level modeling program-this program is done in verilog hdl and it is program of AND gate gate level modeling program
<hetang> 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] 3des_vhdl

说明：3DES VHDL SOURCE CODE
<Anami > 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] fir

说明：基于verilog的 FIR低通滤波器的实现(Implementation of FIR low pass filter based on Verilog)
<yaaaan > 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] fen

说明：分频器,可以实现时钟分频，频率变小则周期变长(Frequency divider, can realize clock frequency division, frequency becomes smaller, then the cycle becomes longer)
<佳12345 > 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] FiniteStateMachine

说明：一个可以识别正则表达式的状态机，采用了多种Case描述，方便修改(A finite state machine designed for identifying expression patterns)
<BXYMartin > 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] fir

说明：fir滤波器源代码及测试程序,有限脉冲滤波器的源程序及测试程序 ,已经通过仿真了(Filter source code and test procedures,Finite pulse filter source and test procedures, has been through the simulation)
<王大發 > 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] Espier_III

说明：ESPIER III schematic
<sq6tfk32 > 在 2025-03-26 上传 | 大小：137kb | 下载：0

[VHDL编程] Edege_detect

说明：边沿检测模块，实际项目中验证； 功能：上升沿、下降沿检测(Edege detect module Func : rising_edge falling_edge detect)
<郝熊> 在 2025-03-26 上传 | 大小：137kb | 下载：0