资源列表
[VHDL编程] 3813412-Matlab-Simulink-Simulink-Matlab-to-Vhdl.r
说明:Simulink/Matlab-to-VHDL Route for Full-Custom/FPGA Rapid Prototyping of DSP Algorithms<T. H. Sutikno> 在 2025-04-03 上传 | 大小:144kb | 下载:0
[VHDL编程] Counter60sec
说明:VHDL语言编写的一个六十进制计数器(用于秒),一个脉冲输入引脚,一个复位引脚,8个BCD码输出引脚,一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。 -A 60 binary counter(for second) programmed with VHDL language.A pulse input, a reset input, eight BCD code output. It is one of my total<chzhsen> 在 2025-04-03 上传 | 大小:144kb | 下载:0
[VHDL编程] VHDL_divider
说明:基于VHDL的数控分频器设计及应用.基于VHDL的数控分频器设计,整个过程简单、快捷、可移植性强-VHDL-based design and application of NC divider<moke> 在 2025-04-03 上传 | 大小:144kb | 下载:0
[VHDL编程] iNEMO-UART-Output
说明:意法半导体的惯性传感器套件iNEMO通过串口数据数据的固件,通过J-LINK下载至开发板-iNEMO Toolkit firmwire by ST Ltd. (Data output from UART)<刘艺> 在 2025-04-03 上传 | 大小:144kb | 下载:0
[VHDL编程] div16_dff
说明:该项目用D触发器设计了一个基于VHDL的16分频的分频器,其中包括仿真时序图。-Of the project design with D flip-flop frequency divider 16 points based on VHDL, including simulation timing diagram.<longdonghuo> 在 2025-04-03 上传 | 大小:144kb | 下载:0
[VHDL编程] m_MSRG
说明:该工程设计了一个扩频系统,采用原理图设计法,电路结构是MSRG,已通过仿真,并给出仿真时序图。-The engineering design of a spread spectrum system, the use of schematic design method, the circuit structure is MSRG has passed through the simulation, and simulation timi<longdonghuo> 在 2025-04-03 上传 | 大小:144kb | 下载:0
[VHDL编程] qichengweideng
说明:运用quartus 软件设计的汽车尾灯控制器,与实际的尾灯效果相同-Use quartus software design taillights controller, the same effect as the actual taillights<王文韬> 在 2025-04-03 上传 | 大小:144kb | 下载:0