[VHDL编程] DE2_Default

说明：这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的-This is a project based on the DE2 platform, suitable for beginners to learn DE2 development platform works well, is to use Verilog language
<wang> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] Mul

说明：VHDL乘法器 四输入 四输出的代码设计-VHDL multiplier four input four-output code design
<邵尉> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] watchver

说明：一个VHDL编写的时钟的程序，全部源代码打包上传-The clock to prepare a VHDL process, all source code packaged Upload
<jinyong> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] DE2_TV

说明：在altera公司的ED2板子上实现视频功能，这是完整的视频工程！-ED2 at altera board on the company' s implementation of video features, this is a complete video works!
<xuxuxu> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] FIFOinterface

说明：fifo(8):using ip-code and rd wd interface-fifo:using ip-code and rd wd interface
<sunbaoyu> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] double_subc

说明：Verilog 下 16位除法算法程序，高精度，固定17个时钟周期-Verilog under 16 division algorithm procedures, high-precision, fixed in 17 clock cycles
<huangyongbing> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] FIFOed_avalon_uart9.0

说明：Fifoed avalon-uart for sopc Builder
<vitaly> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] fre

说明：4位数字频率计控制，分为锁存、计数等几个模块-4 digital frequency meter control, is divided into latch, counting a number of modules, etc.
<qian> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] VendingmachinesimulationwithVHDL

说明：自动售货机VHDL程序与仿真 功能：货物信息存储，进程控制，硬币处理，余额计算，显示等功能。 说明：显示的钱数coin的 以5角为单位。 -Vending machine simulation of VHDL procedures and functions: cargo information storage, process control, coin handling, balance calculation, dis
<Zhu> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] tiaopin

说明：开题报告，基于Quartus ii的DDS设计和实现。-Opening report, based on Quartus ii of DDS design and implementation.
<fangming> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] SHIFTER

说明：使用VHDL语言编写的移位加法器，经过硬件实现通过-shifter
<Saint Zhang> 在 2025-04-03 上传 | 大小：143kb | 下载：0

[VHDL编程] Verilog.RAR

说明：
<wl> 在 2025-04-03 上传 | 大小：143kb | 下载：0