[VHDL编程] xuliejianceqi

说明：序列检测器在数据通信、雷达和遥控领域中用于检测同步识别标志。他是一种用来检测一组或多组序列型号的电路-Sequence detector in data communication, radar and remote areas to detect synchronization marker. He is used to detect one or more types of circuit sequence
<冯翔> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] FFT

说明：在其他的地方看到的关于FFT的学习资料，可以借鉴一下的-it is a introduction about FFT
<liuning0041> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] Table-Tennis

说明：应用quartus，实现兵乓球（中文解释），层次清晰，具有完整的解释-Application quartus, achieving table tennis (Chinese interpretation), the level of clear, with complete explanation
<CDM> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] 8LED_display

说明：利用双时钟异步实现8位LED显示，可作为抢答器的一种紧报实现方式-Achieved using two clock asynchronous 8-bit LED display can be used as a compact newspaper Responder way to achieve
<飞天德> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] VHDL-cpu

说明：使用vhdl 开发语言编写的 微处理器 内容比较详尽 -Developed using the language of the microprocessor vhdl
<王俊> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] LEDdianzhenxianshi

说明：吉大短学期CPLD实习程序 能够完成汉字的循环显示，显示的速度能够通过时钟信号加以控制。 在16×16 LED 点阵上显示汉字-Chittagong short term internship program CPLD to complete the cycle of Chinese characters display, the display speed can be controlled by the clock sign
<吴琦轩> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] cnt10

说明：用Quartus II开发的一个十进制计数器，包括仿真波形，下载文件，是完整工程。-With the Quartus II development of a decimal counter, including the simulation waveform, download files, is the complete project.
<鲁才> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] mini_cpu_verilog

说明：用verilog写的简单的CPU，有详细注释-Use verilog to write a simple CPU, with detailed notes
<> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] scoreboard

说明：MIPS体系结构用verilog实现的记分牌算法，标流水线-Architecture implemented using verilog scoreboard algorithm, standard line
<王垚> 在 2025-04-04 上传 | 大小：145kb | 下载：1

[VHDL编程] verilog_jiaotongdeng

说明：为Verilog Hdl代码，实现交通灯系统每个路口每次绿灯维持的时间是40 秒,黄灯为5 秒 ,左转灯10秒，红灯60秒-Code for the Verilog Hdl, to achieve traffic light system to maintain each intersection green time for each 40 seconds, yellow for 5 seconds, turn left at lig
<张树威> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] using-the-vmm-scenario-generator

说明：介绍基于VMM验证架构的场景激励生成器的使用方法-using the vmm scenario generator
<zmm> 在 2025-04-04 上传 | 大小：145kb | 下载：0

[VHDL编程] www

说明：完整的基于fpga的数字时钟的设计与实现，压缩文档是整个文档，其中的zzz，zzz1，zzz2，zzz3不同情况下的顶层原理图-Complete digital clock fpga based design and implementation, the archive of the entire document, which zzz, zzz1, zzz2, zzz3 different top-level schematic c
<庄伟> 在 2025-04-04 上传 | 大小：145kb | 下载：0