资源列表

« 1 2 ... .15 .16 .17 .18 .19 2220.21 .22 .23 .24 .25 ... 4311 »

[VHDL编程hejoin_pb

说明:VHDL实例,适合大家学习使用-VHDL example, the use of learning for everyone
<程雨> 在 2025-04-08 上传 | 大小:153kb | 下载:0

[VHDL编程produce

说明:vhdl的一个串行序列信号发生器的设计与实现-vhdl sequence of a Serial Signal Generator Design and Implementation
<ouyunjie> 在 2025-04-08 上传 | 大小:153kb | 下载:0

[VHDL编程ZIDONGSHOUHUOJI

说明:QUARTUS平台下,VHDL编写的自动售货机源代码。基于ALTERA MAX系列FPGA开发板。绝对原创。-QUARTUS platform, VHDL source code written in vending machines. Based ALTERA MAX Series FPGA development board. Absolutely original.
<石同享> 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程Example3

说明:一个基于FPGA的计数器的小程序,定义时钟、异步复位、同步使能信号,计算结果。-An FPGA-based counter applet, define the clock, asynchronous reset, synchronous enable signal, the calculation results.
<卢进> 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程bing-to-cuan

说明:基于VERILOG的并行转串行程序-Based on the parallel to serial procedures VERILOG
<maowentao> 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程syn_cnter_4

说明:四位计数器,VHDL版,基于cpld EPM570芯片-The four bit counter, VHDL version, EPM570 chip based on CPLD
<HAM> 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程banjian

说明:完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。-Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.
<zwq> 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程123

说明:配置CPLD的引脚,控制LED灯,实现霓虹灯的效果。-CPLD program
<zuonan> 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程CMI

说明:CMI编码原理图,可以通过对m5随即序列进行编码和解码(CMI is designed for m5 random list, which is should in the project, and it can decode it and get the original m5 list)
<邵成武 > 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程DE2

说明:ALTERA官方板子DE2官方代码,芯片是EP2C35F672C6N,官方经典历程,(ALTERA official board DE2 official code, the chip is EP2C35F672C6N)
<蜂蜜柚子 > 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程VerilogHDL的135个经典设计实例

说明:Verilog HDL编程设计学习程序例子,含详细说明(Verilog HDL programming design learning examples, including detailed descr iption)
<斯文小卡 > 在 2025-04-08 上传 | 大小:154kb | 下载:0

[VHDL编程NIOS interface with SD card SPI

说明:So, the project is attached. Implemented NIOS2 processor on SOPC Quartus 11.1, uses SDRAM (on chip project in this version does not fit) SPI interface is used for communication between Nios and SD card (3 fpga outputs,
<hemamont@mail.ru> 在 2021-11-23 上传 | 大小:153.95kb | 下载:0
« 1 2 ... .15 .16 .17 .18 .19 2220.21 .22 .23 .24 .25 ... 4311 »

源码中国 www.ymcn.org