资源列表
[VHDL编程] ep1c6_34_ps2_mouse_test
说明:数字调整频率,结构简单,操作性强,准确性高。-Digital adjustment of the frequency, the structure is simple, feasible, and high accuracy.<陈冠霖> 在 2025-04-08 上传 | 大小:154kb | 下载:0
[VHDL编程] Cellule-Logique-Virtuelle
说明:une cellule logique virtuelle avec un test en do<Johnny vintéin> 在 2025-04-08 上传 | 大小:154kb | 下载:0
[VHDL编程] Verilog_HDL-DDS
说明:Verilog_HDL的DDS全程仿真优化-Verilog_HDL DDS whole process simulation optimization<李洪胜> 在 2025-04-08 上传 | 大小:154kb | 下载:0
[VHDL编程] fpga_chkdiv
说明:本文档为fpga的时钟分频实验代码,初学者可以参考使用。-fpga clock divider source code。<秋风> 在 2025-04-08 上传 | 大小:154kb | 下载:0
[VHDL编程] zhengxiansanjiao
说明:用Verilog实现正弦波和三角波,验证过的,功能正确-Sine wave and triangular wave with Verilog and verified correct function<高红佳> 在 2025-04-08 上传 | 大小:154kb | 下载:0
[VHDL编程] divid_frequency_7
说明:实现对输入时钟的7分频处理。使用计数器,对输入时钟进行了分频,但这样存在缺陷,有可能造成输出时钟的不稳定。-Seven points of the input clock frequency processing. Counter, on the clock input of a frequency dividing, but such defects, it may cause instability of the output cl<李丽> 在 2025-04-08 上传 | 大小:154kb | 下载:0
[VHDL编程] RAM-Module
说明:Random Access Memory Module<Praveen Andrew> 在 2025-04-08 上传 | 大小:154kb | 下载:0
[VHDL编程] DATA_16QAM_MAP
说明:verilog语言实现,在OFDM系统发射端,实现符号的16QAM映射-verilog language, the transmitter OFDM systems 16QAM symbol mapping<chenyi> 在 2025-04-08 上传 | 大小:154kb | 下载:0