[VHDL编程] verilog_hdl_example

说明：verilog_hdl教程135例，源程序，有需要的可以下载-verilog_hdl Guide 135 cases, the source, there is a need to look at the download
<磊> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] 987654

说明：能够检测各种状态，能很好的实现功能，很有价值！-to detect a variety of conditions, and can achieve good functional and of great value!
<dailiu> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] TestUSB

说明：fpga之ep1 c6的usb实验源码,经实验验证好好用,大家可以试试看哦-FPGA ep1c6 of the usb-source experiment, the experimental validation properly used, we can give it a try Oh
<liuheng> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] djdcf

说明：在3D图像处理等对运算要求高的领域，高效除法器已成为处理器内必不可少的部件。在分析除法器设计的泰勒级数展开算法基础上，提出了一种新的除法器设计算法。在满足同样精度的情况下，所实现的三级流水线的除法器，与基于泰勒级数展开算法的除法器相比，面积更小，速度更快。-In 3D image processing and so on, demanding area of computing, efficient divider has become
<usbusb01> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] asdd

说明：论文基于FPGA的高速实时FFT处理器设计，给出了详细的设计流程！-Thesis of high-speed FPGA-based real-time FFT processor design, detailed design gives the flow!
<邓振淼> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] VHDL_modelling_guidelines

说明：VHDL_modelling_guidelines是vhdl建模开发的指导资料-VHDL modeling VHDL_modelling_guidelines is guiding the development of information
<王宏毅> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] SRAM_controller

说明：对于想编写sdram控制器的人来说，值得借鉴-Sdram controller would like to prepare for the people, to learn
<churchill> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] anjianxiaodou

说明：基于verilog的按键消抖程序设计，包括整个工程文件-Based on the key consumer Buffeting verilog program design, including the entire project file
<lvlv> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] 1231234

说明：FFT在fpga下实现-FFT in fpga to achieve! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
<hievery11> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] FIR

说明：FIR of 1024 stage. 面向alteraFPGA器件设计-FIR of 1024 stage
<佴立峰> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] adder

说明：一位全加器可由两个一位半加器与一个或门构成，该设计利用层次结构描述法，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路-A full adder can be two a half-adder and an OR gate structure, the design is the use of hierarchical descr iption method, first of all the desig
<哈哈> 在 2025-04-08 上传 | 大小：154kb | 下载：0

[VHDL编程] digital-clock

说明：Digital clock vhdl code
<ali elgammal> 在 2025-04-08 上传 | 大小：155kb | 下载：0