[VHDL编程] source_verilog

说明：verilog shi 实现的加法器（8位）适用于初学asic -Verilog realized Adder (8) applies to beginners blends
<高浪> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] ESA-ModelGuide

说明：VHDL Modelling Guidelines VHDL 编程-VHDL Modelling GuidelinesVHDL Programming
<> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] vhdl-sirenqiangdaqi

说明：VHDL的四人抢答器，希望对大家有所帮助啊，-Answer four VHDL, and want to help everybody ah,
<hanohen> 在 2025-04-08 上传 | 大小：156kb | 下载：1

[VHDL编程] dport16

说明：16位双向端口操作IP,对双向操作时很有用,希望有人喜欢!-16 bi-directional Port Operation IP, on a two-way operation is useful, I hope some people like!
<xzb> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] verilog

说明：VERILOG设计实例，非常详细的例子，有交通灯，频率计，数字跑表等等例子-Verilog design example, a very detailed examples have traffic lights, frequency meter, digital stopwatch, etc. Examples of
<luojinwen> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] source

说明：《Verilog HDL程序设计教程》源代码
<JI LIU> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] AlteraFPGA

说明：altera的几种新型的FPGA的配置方法和使用心得-altera several new FPGA configuration methods and the use of experience
<> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] verilog+

说明：verilog大量实例,深入浅出的给你介绍具体编程思想-Verilog examples and simple to introduce you to the specific programming ideas
<zxd> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] source

说明：王金明：《Verilog HDL 程序设计教程》，包含很多基本例程，还有一些综合应用例程-Wang Jinming: " Verilog HDL Programming Guide" , contains many of the basic routines, and some integrated application routines
<sunpeijie> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] 2cout10

说明：二位十进制计数器，详细的代码和仿真，并且有VHDL代码和原理图设计-2 decimal counter, the detailed code and simulation, and has VHDL code and schematic design of
<dingdus> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] AD

说明：用硬件语言VHDL编写AD采集系统，经过仿真结果正确-Hardware language VHDL with the preparation of AD acquisition system, after a simulation result is correct
<王岩嵩> 在 2025-04-08 上传 | 大小：156kb | 下载：0

[VHDL编程] project

说明：利用VHDL实现三个简单的程序：BCD加法器；ALU算术逻辑单元；简单密码锁设计，具有输入密码和数据比较两种功能，由M决定是写入还是开锁。而数据写入是采用列地址与输入数相结合的的方法，存入初始密码；开锁时，密码以输入，再输入的数据逐个与输入的一组数据比较，完全吻合则开锁。-The use of VHDL to accomplish three simple procedures: BCD adder ALU arithmetic lo
<张晓风> 在 2025-04-08 上传 | 大小：156kb | 下载：0