[VHDL编程] pulse_change

说明：用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS--use VHDL to achieve controllable pulse width of a simple process simulation environment Segments-
<dm> 在 2025-04-24 上传 | 大小：179kb | 下载：0

[VHDL编程] Verilog-statemachine

说明：利用Verilog编程实现状态机的例子。很不错的。-use Verilog Programming state machine example. Very good.
<张厂> 在 2025-04-24 上传 | 大小：179kb | 下载：0

[VHDL编程] D0324stimer

说明：篮球24s计时器，元器件简单，功能复杂。满足小型计时需要。
<杨操> 在 2025-04-24 上传 | 大小：179kb | 下载：0

[VHDL编程] 8259

说明：8259中断控制器，参考网上的源码，但自己已经调通，并且应用在控制卡和通信卡上。-8259 interrupt controller, online reference source, but he had transferred Qualcomm, and applications in the control card and communication card.
<高超> 在 2025-04-24 上传 | 大小：179kb | 下载：0

[VHDL编程] fulladder

说明：这是一个基于嵌入式的利用硬件高级描述语言编写的全加器程序，可以满足二进制全加的功能。-This is a use of embedded hardware-based high-level language to describe the All-Canadian program to meet the functions of the binary full adder.
<liugang> 在 2025-04-24 上传 | 大小：179kb | 下载：0

[VHDL编程] fdiv

说明：基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码-NC-based prescaler Quartus II project design, implementation of the clock signal of arbitrary frequency band, including the project files and VHDL source code
<xiexuan> 在 2025-04-24 上传 | 大小：179kb | 下载：0

[VHDL编程] ttt

说明： 该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目。-The system is the use of VHDL language, PLD design taxi billing system to MAX+ PLUS Ⅱ software as a development p
<cch> 在 2025-04-24 上传 | 大小：179kb | 下载：0

[VHDL编程] 2

说明：FIR数字滤波器的FPGA实现2 FIR数字滤波器的FPGA实现2-FIR digital filter FPGA to achieve the 2 FIR digital filter of the FPGA to achieve 2
<南才北往> 在 2025-04-24 上传 | 大小：179kb | 下载：0

[VHDL编程] tlc5620

说明：利用状态机实现对tlc5620dac控制，实验时按key1,可选择DAC的通道，数码管1显示，按key2，key3可 输入8位数/模转换值，由数码管3，4显示，按key4，选择输出电压模式，由数码管8显示，0表示1倍，1表示2倍，按key5,将当前数据发送到DAC模块启动一次DA转换，这时可以万用表测量输出，也可以与理论值做下比较。 -The realization of tlc5620dac control using the
<珍宝> 在 2025-04-24 上传 | 大小：180kb | 下载：0

[VHDL编程] Binary-BCD-code

说明：用Verilog语言写的二进制转BCD码,可以作为课堂教学实验或者课后作业，有完整工程代码-Written in Verilog language transfer binary BCD code, can be used as a teaching experiment or the homework, a complete project code
<ww> 在 2025-04-24 上传 | 大小：180kb | 下载：0

[VHDL编程] 状态机

说明：本代码跟据状态转移图，通过verilog实现了一个有限状态机。(This code implements a finite state machine with the state transition graph through verilog.)
<yuguofang > 在 2025-04-24 上传 | 大小：180kb | 下载：0

[VHDL编程] ARM_AMBA3_APB

说明：apb protocol specification
<kumaru> 在 2025-04-24 上传 | 大小：180kb | 下载：0