[VHDL编程] fpga-filter

说明：fpga filter,非常好的源码文件，大家一起学习，交流-fpga filter, a very good source files, we will study together and exchange
<gabe> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] PWMPLED

说明：程序正确无误，采用Verilog语言编写，并在CPLD开发板上经过验证，希望对大家有用-Program is correct, the use of Verilog language, and proven in the CPLD development board, we hope to be useful
<wanghong> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] FPGA----FFT

说明：基于FPGA的实现FFT算法的程序，希望对大家有所帮助-FPGA-based FFT algorithm implementation process, we hope to help
<sun> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] Long-frame-synchronous-clock

说明：这是长帧同步时钟产生的Verilog源程序，已经编译通过，可以直接使用-This is a long fr a me sync clock generated Verilog source code, has been compiled by, can be used directly
<莫然> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] Verilog-HDL-design

说明：verilog方法逻辑设计教程，教会复杂电路设计的基本-verilog tutorial method of logic design, circuit design of the basic church complex
<赵玉祥> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] VerilogHDL-fpga

说明：精通VerilogHDL：IC设计核心技术实例详解-Proficient VerilogHDL: IC design example explanation of core technology
<肖积涛> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] disphex

说明：7 segemnts display hex decoder in tested in spartan 3 fpga
<Omar Pont> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] switch_rot

说明：switch rotator fsm for spartan 3 fpga in verolog leanguage
<Omar Pont> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] h_adder

说明：加法器 简单加法器实现 简单加法器实现 简单加法器实现-Simple adder to achieve Simple adder to achieve Simple adder to achieve Simple adder to achieve Simple adder to achieve
<张琳> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] stopwatch

说明：此为秒表计数器的硬件描述语言源程序，有清零键和暂停键。该例子比较简单，适合初学者。有分频、十进制、六进制、秒表共四部分组成-This is the stopwatch counter hardware descr iption language source code , a clear key and the Pause button . The example is simple , suitable for beginners .
<jacob> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] led_flash

说明：LED闪烁适合初学者联系使用，LED流水灯程序 -LED-flash LED LIUSHUIDENG VERILOG HDL FPGA适合初学者联系使用，LED流水灯程序
<舒丹> 在 2025-04-24 上传 | 大小：181kb | 下载：0

[VHDL编程] MIPS_Pipelined_CPU

说明：MIPS Pipelined CPU written on VHDL with commands, 5 stage pipeline
<dor> 在 2025-04-24 上传 | 大小：181kb | 下载：0