[VHDL编程] Vhdl_Golden_Reference_Guide

说明：一个关于vhdl语言的参考资料,内容很丰富-On the VHDL language reference materials, is very rich in contents
<killua> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] VHDL

说明：vhdl golden referrence 是一本VHDL标准的中文板 很不错的，可以作为VHDL的参考用手-vhdl golden referrence are a VHDL standard English boards is very good, can be used as a reference hand VHDL
<rain> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] vhdlrule

说明：详细介绍vhdl编程，花了好大力气找到，很有用，适合初学者-Vhdl programming details, it took great efforts to find, very useful for beginners
<谭坤> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] FIR_TEST

说明：应用matlab 软件设计了下变频器中的CIC、HB、FIR滤波器等核心模块，并将各模块融为一体从软件实现的角度完成了对系统的搭建和功能仿真。-About such key algorithms as CIC, HB, FIR of each module in down- conversion, discussion, abstraction and summarization are given in this paper. Usi
<邓建良> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] NIOS2lcd320240pdf

说明：这是一篇介绍在NIOS处理器中使用液晶显示器的PDF文档说明。例子中使用的是320240LCD。-This is a descr iption used in the NIOS processor, LCD display PDF documents instructions. Example, using 320240LCD.
<ql> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] yimaqi

说明：四输入译码器，转换成为十六进制共阴极数码管显示，从0~F.-4 input decoder, be converted into hexadecimal common cathode LED display, from 0 ~ F.
<安博> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] VHDL

说明：此代码是用VHDL语言编写的一些小程序，可以运行学习之用-This code is written in VHDL small programs that can be used to run study
<刘月> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] VHDL_Golden_reference_EN

说明：一本VHDL的知道入门书籍，英文的，比较实用！-To know a VHDL entry books, in English, and more practical!
<DYP> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] 8b10b

说明：如题,原始8B10B编码，仿真通过。真麻烦，要说那么多废话-as title
<luojinc> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] Vhdl_Guide

说明：VHDL黄金参考手册，包括VHDL语言的语法特点，综合以及常用硬件设计实例。-VHDL golden reference guide The VHDL Golden Reference Guide is a compact quick reference guide to the VHDL language, its syntax, semantics, synthesis and application to hardware
<lurker> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] DigitalClock

说明：用EDA仿真软件做的一个数字钟设计实验，能够实现小时、分钟、秒的60进制计时。是我的课程设计全部源码哦~-EDA simulation software to do with a digital clock design experiments, to achieve hour, minute, second of 60 Hex timing. Curriculum design is all the source code of my
<王子涵> 在 2025-04-25 上传 | 大小：178kb | 下载：0

[VHDL编程] AX_Clock_Dithering_AN

说明：Frequency fine tuning and clock dithering using ACTEL FPGA devices.
<Feel> 在 2025-04-25 上传 | 大小：178kb | 下载：0