[VHDL编程] DE2_70_D5M_LTM_after_SDRAM

说明：SDRAM作为缓冲器，对采集到的图像进行LTM时时显示-SDRAM as a buffer, the captured image to display LTM
<陈英文> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] ds18b20Verilog

说明：用的ds18b20简单的12位温度传感器在FPGA上实现温度的采集-Collection of used ds18b20 12 temperature sensors on the FPGA temperature
<lianglaing> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] total

说明：8位抢答器VHDL描述-VHDL descr iption of an 8-bit Responder
<dd> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] Xilinx_vga_games_design

说明：经典的程序，用VHDL编写的游戏，俄罗斯方块，在赛灵思Spartan板子上测试成功-Classic procedures, written in VHDL game, Tetris, on the board of the Xilinx Spartan test
<zc> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] wwj

说明：基于FPGA的VGA接口时序 分辨率 640*480 源代码-Based on the source code of the FPGA VGA interface timing resolution 640* 480
<> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] LAB2

说明：一步 学ZedBoard & Zynq-STEP BY STEP STUDY ZedBoard & Zynq
<刘玉顺> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] music

说明：VHDL电子琴，采用vhdl编写，通过蜂鸣器发出7种不同频率的音阶实现简易电子琴功能。-VHDL electronic organ, written by VHDL, the realization of simple electronic organ function in 7 different frequency scale through the buzzer.
<Ronge> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] 12bityiweijicunqi

说明：基于quartusii的vhdl12位指数清零移位寄存器，可以用于实现任意序列流水灯等程序功能-Quartusii based index of vhdl12 bit shift register is cleared, any sequence can be used to implement water lights and other program features
<Steve> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] 123455

说明：32位累加器，包括32位加法器与寄存器，程序与仿真文件包含在内，在相应的环境下可直接运行-32-bit accumulator, including 32-bit adder and register, procedures and simulation files included, can be run directly under the corresponding environment
<chaoshui> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] segsweep

说明：VHDL 驱动数码管 使用quartues 2编程使用CPLD驱动八段数码管-VHDL seg
<jack> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] Anderson--Algorithm

说明：We assume that denominator and numerator are normalized as, for instance, typical for floating-point mantissa values, to the interval 1 ≤ N, D < 2. This normalization step may require essential addition resources (lea
<hooman hematkhah> 在 2025-04-28 上传 | 大小：194kb | 下载：0

[VHDL编程] led_river

说明：FPGA实验，基于VHDL语言的流水灯程序设计，采用分模块设计思路。下载到板子上测试通过。-FPGA experiment, water lamp program design based on VHDL language, using modular design train of thought.Downloaded to the board on the test pass.
<张鹏飞> 在 2025-04-28 上传 | 大小：194kb | 下载：0