[VHDL编程] crossroute-R4

说明：As integrated circuits are migrated to more advanced technologies, it has become clear that crosstalk is an important physical phenomenon that must be taken into account. Crosstalk has primarily been a concern for
<sia> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] LIP1501CORE_dbg_interface

说明：Verilog Debug interface code
<jc> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] jjm

说明：用Verilog实现的crc16编码器，可以实现任意长度帧的发送信息的crc无失真编码-Implemented with Verilog crc16 encoder can send fr a mes of any length lossless coding of information crc
<陆翔> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] invaders_rel0300

说明：Space invadors for Spartan-3E
<Nawar> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] additionneur_4

说明：adder with 4 bit with its test code
<sab> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] Debounce

说明：VHDL编写。在CPLK开发板上设计的数字钟的去抖动电路。该模块相对独立，是学习去抖动的好资料。该模块跟我其它的8个模块配套构成一个数字钟。-Programmed with VHDL.A debouncing circuit which is part of a digital clock designed on a CPLD development board.The module is independent from others
<chzhsen> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] moore

说明：MOORE fsm source code in vhdl, implemented on fpga
<alyna> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] Jpeg_decoder

说明：It is jpeg_decoder program. Source code are C and Verilog HDL.File .c reads data from jpeg and convert it to binary bit stream.Decoder is by verilog file
<doulce> 在 2025-04-29 上传 | 大小：195kb | 下载：1

[VHDL编程] USB_CY7C68013_Verilog

说明：利用verilog语言读写基于CY7C68013A的USB器件，使用，轻松上手。-Use language to read and write verilog CY7C68013A based USB device, use, easy to get started.
<王先生> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] verilog5

说明：Learning Verilog Chinese Version Part 5
<VIJAY> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] state_machine

说明：一个用VHDL实现的基于FPGA的简单的状态机程序-A VHDL implementation of FPGA-based simple state machine program
<阿虎> 在 2025-04-29 上传 | 大小：195kb | 下载：0

[VHDL编程] 10-HDL-IP

说明：alter公司开发板经典例程，其中主要内容是HDL-IP的例程，里面有串口、flash、以太网口设置初始化等等。-alter corporate development board classic routines, principal among which is the routine of HDL-IP, there are serial flash, Ethernet port setting initialization.
<wangxingbin> 在 2025-04-29 上传 | 大小：195kb | 下载：0