[VHDL编程] not-to-LED

说明：利用非门点亮一个LED灯，非常适合初学者，是利用verilog HDL语言编写的-Use of non-door light a LED light, ideal for beginners, is to use verilog HDL language
<范范> 在 2025-04-28 上传 | 大小：214kb | 下载：0

[VHDL编程] verilog-to-led

说明：利用verilog语言实现按键实现数码管子的显示，非常适合初学者来学习这个硬件语言。-Using verilog language key for the digital tube display, is ideal for beginners to learn the hardware language.
<范范> 在 2025-04-28 上传 | 大小：260kb | 下载：0

[VHDL编程] verilog-or-to-led

说明：利用verilog语言实现或门实现LED的显示，非常适合初学者来学习这个硬件语言。-Using verilog language or door to achieve the LED display, ideal for beginners to learn the hardware language.
<范范> 在 2025-04-28 上传 | 大小：228kb | 下载：0

[VHDL编程] FPGA-verilog-fenpin

说明：FPGA最常用的功能，分频，利用verilog HDL语言实现的，非常适合初学者。-FPGA most commonly used functions, frequency, using verilog HDL language, and is ideal for beginners.
<范范> 在 2025-04-28 上传 | 大小：286kb | 下载：0

[VHDL编程] FPGA-verilog-LCD-display

说明：FPGA实现LCD显示文字，是利用verilog HDL实现的，非常适合初学者，简单易懂。可以用来开发与此类似的功能-FPGA Implementation of LCD display text, is implemented using verilog HDL, is ideal for beginners, easy to understand. Can be used to develop and function like t
<范范> 在 2025-04-28 上传 | 大小：412kb | 下载：0

[VHDL编程] test_tuceng

说明：对VGA图层显示的直观描述。讲述了图层的概念，为ｖｇａ的高级显示提供了基础-Layer on the VGA display and intuitive descr iptions. About the concept of layers, for the vga display provides the basis for senior
<上关蓝乡> 在 2025-04-28 上传 | 大小：3.29mb | 下载：0

[VHDL编程] test_fft_ceshi

说明：对ＦＦＴ核的测试文件已在ＱＵＡＲＴＵＳ里验证可用-Test file for the FFT core has been verified in QUARTUS where available
<上关蓝乡> 在 2025-04-28 上传 | 大小：18.47mb | 下载：0

[VHDL编程] ps2

说明：基于vhdl的ps2键盘编码显示模块，经测试，效果非常好-Vhdl coding based on the ps2 keyboard display module, tested, very good
<zhang> 在 2025-04-28 上传 | 大小：384kb | 下载：0

[VHDL编程] Scrambler

说明：Scrambler most widly used an data transfer operation in PCI.
<Nikhil> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] 8b-TO-10b-Encoder

说明：Encoder to create TLP s for data trasmission.
<Nikhil> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] LANE0REGISTER

说明：The purpose of the Lane register is to get the TLPs or DLLPs from the Byte Striping Logic and to store the obtained data in the internal registers and then send the data to the scrambler and then get the Bit-by-Bit scram
<Nikhil> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] SERIALIZER

说明：The serial bit stream is clocked out of the Parallel-to-Serial converter .
<Nikhil> 在 2025-04-28 上传 | 大小：1kb | 下载：0