[VHDL编程] Digital-stopwatch

说明：数字秒表，用VHDL语言描述，用层次设计概念，将设计任务分成七个子模块，规定每一模块的功能和各模块之间的接口，然后再将各模块合起来形成顶层文件联试。-Digital stopwatch, using VHDL descr iption, level design concept, the design task is divided into seven sub-module to provide the interface betwe
<黄玲> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] DDS_AD9854_For_FPGA

说明：DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码，信号发生器-DDS_AD9854_for FPGA, verilog source code, signal generator.
<胡彤> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] counter

说明：利用vhdl语言实现从0到99的记数功能,并在数码管上进行显示-using vhdl,to count from 0 to 99 and show them on the digital tube.
<Youngsun chao> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] lcd3

说明：FPGA驱动lcd1602代码，使用标准三段式状态机编写-FPGA LCD code
<fsy> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] cy7c68013a_test

说明：cy7c68013 USB芯片的驱动，采用FPGA读写程序，fpga内部与USB接口的通信-the chip drive cy7c68013 USB FPGA read and write procedures, fpga internal USB interface communication
<zhangqiang> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] EX8

说明：累计进位加法器和超前进位加法器，数字逻辑课程作业-Cumulative carry lookahead adder and adder, digital logic course work
<silverymoon> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] welecome_key

说明：Verilog编写的按键控制串口的发送数据，接收的数据通过数码管显示-Verilog prepared by the buttons control the serial port to send data, receive data through the digital display
<李子豪> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] division

说明：verilog code for division algorithm
<cadrkn> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] VHDL-3

说明：Chapter three of VHDL Programming
<Manikandan> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] Verilog-example

说明：Verilog的135个经典设计实例,非常的经典，对初学者很大帮助-Verilog 135 classic design examples, very classic, great help for beginners
<蔡菜菜> 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] eda

说明：直接数字频率 相位累加器 寄存器 lpm_rom(Based on VHDL+ FPGA design of the DDS signal has been through mode)
<丢丢的人生 > 在 2025-04-30 上传 | 大小：196kb | 下载：0

[VHDL编程] eetop.cn_无线通信FPGA代码

说明：无线通信FPGA源代码，供大家使用啊啊啊啊(wuxiantongxinFPGA VERILOG HDL)
<猪猪乾坤 > 在 2025-04-30 上传 | 大小：196kb | 下载：0