[VHDL编程] FPGA_Examples

说明：《FPGA嵌入式应用系统开发典型实例》-书的光盘资料，该资料是用VHDL语言编写，作者：叶淦华-" FPGA embedded applications typical example of system development" - the book' s CD-ROM, the information is written in VHDL, the author:叶淦China
<LDP> 在 2025-01-12 上传 | 大小：7.76mb | 下载：0

[VHDL编程] ps2

说明：采用sopc技术，nios2ide开发环境，实现nios对ps2键盘的控制，按键讲ascii码显示在led上-Using sopc technology, nios2ide development environment to achieve nios right ps2 keyboard control, key speakers led the ascii code is displayed in
<蹇清平> 在 2025-01-12 上传 | 大小：7.78mb | 下载：0

[VHDL编程] xilinx_edk_9.2_crack

说明：xilinx edk 9.2 破解器/注册机-xilinx edk 9.2 crack
<石小磊> 在 2025-01-12 上传 | 大小：7.75mb | 下载：0

[VHDL编程] LIP2131CORE_dram_controller

说明：LIP2131 CORE Verilog DRAM Controller
<jc> 在 2025-01-12 上传 | 大小：7.76mb | 下载：0

[VHDL编程] eda

说明：南京理工大学EDA实验多功能数字钟+闹钟+dds+am调幅。-Nanjing University of EDA test multifunction digital clock+ alarm+ dds+ am AM.
<吴逸汀> 在 2025-01-12 上传 | 大小：7.77mb | 下载：0

[VHDL编程] pipelined_computer

说明：基于de2-board的汇编以及verilog的五段流水线CPU代码，适合新手学习-Based on the de2-board assembler, and the five-stage pipelined CPU verilog code, suitable for novice learning
<laoxu> 在 2025-01-12 上传 | 大小：7.75mb | 下载：0

[VHDL编程] 18b20display

说明：中级篇04：18b20温度计，显示在数码管上适合新手简单学习，内含原理介绍等文件，吐血推荐-Intermediate chapter 04:18 b20 thermometer on the digital display is simple for novices to learn, including the principle of introduction and other documents, recommended blo
<王大神> 在 2025-01-12 上传 | 大小：7.76mb | 下载：0

[VHDL编程] 18b20_code

说明：利用DS18b20温度传感器设计的温度计，温度值在数码管上显示。包括源代码，modelsim仿真与DS18B20相关PDF资料-Temperature sensor design use DS18b20 thermometer, the temperature value is displayed on the digital control. Including source code, modelsim simulation and
<丛梦龙> 在 2025-01-12 上传 | 大小：7.74mb | 下载：1

[VHDL编程] FPGA_Cyclone

说明：FPGA开发板的源文件，可以直接使用，非常简单-FPGA development board of the source file, you can directly use, very simple
<zxinfa> 在 2025-01-12 上传 | 大小：7.77mb | 下载：0

[VHDL编程] video_form_convert

说明：将ADV7181解码出来的数字视频，提取亮度信号作为视频输出。-The ADV7181 decoded digital video, the luminance signal is extracted as a video output.
<xiaomei> 在 2025-01-12 上传 | 大小：7.78mb | 下载：0

[VHDL编程] 60s qiangdaqi

说明：1.抢答器同时供N名选手，(此处假设4个)分别用4个按钮S0～?S3表示。? 2.设置一个系统“开始复位”开关S，该开关由主持人控制（当主持人按下该开关后以前的状态复位并且开始计时抢答）。?3．抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。?(1. Responder at the same time
<drb> 在 2025-01-12 上传 | 大小：7.74mb | 下载：0

[VHDL编程] 28_adda_test

说明：在Quartus平台上，完成了AD、DA的Verilog实现，测试结果准确。(Use Verilog to realize the function of AD and DA)
<平民> 在 2025-01-12 上传 | 大小：7.77mb | 下载：0