资源列表
[VHDL编程] FFT_128_floating_point
说明:基于Altera FPGA 的FFT128浮点运算模块(veriolg HDL+C51) (开发环境:KeilC51+Quartus7.2)-The module of 128 floating-point FFT based on Altera FPGA(veriolg HDL+C51) (Development environment:KeilC51+Quartus7.2)<ch> 在 2024-11-16 上传 | 大小:7.93mb | 下载:0
[VHDL编程] EPM240DemoBoard
说明:ALTERA CPLD EM240开发板原理图及源码-ALTERA CPLD EM240 development board schematics and source code<胡国平> 在 2024-11-16 上传 | 大小:7.91mb | 下载:0
[VHDL编程] Gerhard-Fettweis-at-BWRC-2009-09-18
说明:Signal processing and its implementation for LTE-Advanced<saravanan> 在 2024-11-16 上传 | 大小:7.92mb | 下载:0
[VHDL编程] FIR---ALEX
说明:Filter c language, better validation, able to run the filter C language-FIR filter VHDL, you can use, though a bit......<许震> 在 2024-11-16 上传 | 大小:7.94mb | 下载:0
[VHDL编程] FaceDetection
说明:基于adoost的fpga人脸检测程序,代码采用了verilog编写,用的是xilinx的virtex5芯片-face detection based on adboost. verilog is used,and virtex5 it isimplementated on virtex5.<张驠> 在 2024-11-16 上传 | 大小:7.93mb | 下载:0
[VHDL编程] sdram_test
说明:自己实现的一个基于SOPC架构的SDRAM模块-Own implementation of an architecture based on SOPC SDRAM module<才新和> 在 2024-11-16 上传 | 大小:7.94mb | 下载:0
[VHDL编程] Double_Pulse_Test
说明:利用VHDL语言描述出一个双脉冲,可任意设置两脉冲长和中间时间间隔。(A double pulse is described in VHDL language, and the two pulse length and the intermediate time interval can be arbitrarily set.)<张子铭 > 在 2024-11-16 上传 | 大小:7.93mb | 下载:0