资源列表
[VHDL编程] my_half_add
说明:基于FPGA的半加器源码,声明,有verilog编写的-FPGA-based half adder source, statement, written in verilog<my_name> 在 2025-04-24 上传 | 大小:240kb | 下载:0
[VHDL编程] FPGA-examples
说明:FPGA实例合集,可作为编程参考,内有LED,调制解调等程序-FPGA instance of collection, as a programming reference, with LED, modem program<zc> 在 2025-04-24 上传 | 大小:240kb | 下载:0
[VHDL编程] coregen_overview
说明:core generator vhdl book<joshua dorafshan> 在 2025-04-24 上传 | 大小:240kb | 下载:0
[VHDL编程] display-circuit
说明:计数显示电路 ,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Counter display circuit,simulation with Quartus 10.0+ modelsim 6.5SE, reports<dailanfeng> 在 2025-04-24 上传 | 大小:240kb | 下载:0