[VHDL编程] 基于VHDL 语言的AöD 采样控制器设计

说明：
<ljs183> 在 2009-04-04 上传 | 大小：250.08kb | 下载：0

[VHDL编程] 100vhdl例子

说明：100vhdl例子 应用于各基础电路或高级电路的基础部分-100vhdl example of the basic circuit used senior circuit or part of the foundation
<张志华> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] licheng

说明：本程序为Verilog扫描键盘成,然后送给51单片机处理的程序.-Verilog the procedures for scanning into the keyboard, then were sent to 51 micro-processing procedures.
<江> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] LCD

说明：vhdl经典源代码——LCD控制，入门者必须掌握-vhdl classical source code-- LCD control, beginners must master
<jeffery> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] viterbi

说明：卷积码编码及其Viterbi译码的实现-Convolutional code encoder and Viterbi decoding to achieve
<mediative> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] Filter

说明：vhdl抗抖动滤波器的设计，包括完整的工程-VHDL anti-jitter filter design, including the complete works
<wanyou2345> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] istarVHDL

说明：压缩包包含有100个VHDL的程序实例，从简单到复杂有一个渐变的过程，非常适合自学CPLD/FPGA者（使用Verilog HDL者可以不下载）-Compression bags containing 100 examples of VHDL procedures, from the simple to the complex there is a gradual process, and is ideal for learning C
<王帅> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] Modelsim_fredevider_testbench_TEXTIO

说明：此文档通过分频器的例子描述了如何使用modelsim，如何编写testbench以及textio的使用-This document is an example through the divider describes how to use the modelsim, how to write a testbench and use textio
<二米阳光> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] alu

说明：The examble to discribe a simple ALU.
<connit1986> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] VHDL

说明：介绍VHDL编程的资料，很详细，值得收藏-vhdl
<david> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] myjiafa

说明：用函数语句实现的加法器-adder-function
<fanpei> 在 2025-04-24 上传 | 大小：250kb | 下载：0

[VHDL编程] AFE0064

说明：AFE0064模拟前端芯片代码，使用verilog语言实现。-TI AFE0064 analog-front-end code with the verilog language
<wangk> 在 2025-04-24 上传 | 大小：251kb | 下载：1