[VHDL编程] 4bits_alu

说明：实现4位加减乘除的alu，采用超前进位加法和布斯乘法，代码较为简单。-achieve four of the ALU arithmetic using CLA Bush and multiplication, code more simple.
<陈晓炜> 在 2025-04-25 上传 | 大小：256kb | 下载：0

[VHDL编程] FPGA_write_sram

说明：FPGA向SRAM中写入数据，VHDL编程-FPGA to the SRAM write data, VHDL programming
<简> 在 2025-04-25 上传 | 大小：256kb | 下载：0

[VHDL编程] MaxplusII123

说明：MaxplusII（中文）快速入门，对学习cpld或者FPGA的有帮助-MaxplusII (Chinese) Quick Start, the CPLD or FPGA-learning has helped
<柱陈> 在 2025-04-25 上传 | 大小：256kb | 下载：0

[VHDL编程] VERILOGMIAOBIAO

说明：秒表计时器的verilog实现，是一个教授发表的学术论文。有点参考意义。-Stopwatch timer Verilog realize, is a professor of published academic papers. Somewhat useful.
<王义> 在 2025-04-25 上传 | 大小：256kb | 下载：0

[VHDL编程] asyn_FIFOrealizedbyVerilogHDL

说明：
<Roger> 在 2025-04-25 上传 | 大小：256kb | 下载：0

[VHDL编程] ECU_macros_qn81

说明：FPGA to design in ECU, very help for engineer
<simingceng> 在 2025-04-25 上传 | 大小：256kb | 下载：0

[VHDL编程] 22

说明：基础实验_03_编码器：8位输入3位输出编码器-Experimental basis _03_ Encoder: 8 input 3 output encoder
<luhairong> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] Four-quiz-Responder

说明：运用VHDL语言实现四路智力竞赛抢答器。抢答器的主要功能模块是是：1、对第一抢答信号的鉴别和锁存功能；2、计分功能。3、数码显示  ；4、答题限时功能。在本设计主要讲述抢答、计分和警告的功能。-Using VHDL language quiz four Responder.Responder main function modules are: 1, for the first answer to identify and la
<YCZ> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] Verilog-HDL-for-entering-Huawei

说明：Verilog HDL 华为入门教程 想去华为的可以学习下-Verilog HDL want Huawei Huawei introductory tutorial can learn under
<李博华> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] ep2c5_12_beep

说明：基于Verilog的蜂鸣器实验程序，用于初学者的应用-Verilog-based buzzer experimental procedure for applying for beginners
<jimm> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] 11-songer

说明：基于Xilinx Spartan6的FPGA案例 播放 梁祝 的程序 VHDL-Play Lovers of FPGA-based Xilinx Spartan6 case program VHDL
<康二栋1号> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] Verilog-HDL-introduction

说明：简单实用的Verilog HDL 入门教程-Verilog HDL introduction
<mengmeng> 在 2025-04-25 上传 | 大小：257kb | 下载：0