[VHDL编程] RISC_cpu

说明：基于RISC结构的8位微处理器的verilog源代码，很好的东西。-8-bit RISC-based microprocessor architecture verilog source code, a good thing.
<西门吹雪> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] 5to1Pseven

说明：基于FPGA 设计一款五选一数据选择器。用数码管显示。-FPGA-based design of a five-choose a data selector. With digital display.
<王梁> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] cnt60

说明：de2开发板上的一个小程序 模60的计数器/分频器-de2 board developed a small program module 60 of the counter/divider
<李驰> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] fpga-lab2-syed

说明：FPGA programming on SRC-7 platform
<smbillah> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] huawei-verilog

说明：华为 verilog教程，为FPGA学习者想进入华为的人们提供帮助-huawei verilog teaching class
<李小杰> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] VerilogHDL-instructions-in-HUAWEI

说明：华为内部使用的Verilog HDL培训入门教程，适用于初学者学习使用-Verilog HDL material in Huawei,suitable for Verilog Greenhands
<易扬> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] kt1

说明：基于FPGA的可控100进制可逆计数器，运行环境maxplus-Controlled 100 hex reversible counter FPGA-based operating environment maxplus
<cynthia> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] FPGA_sram

说明：FPGA向SRAM中写入数据，VHDL编程 -FPGA to SRAM write data, VHDL programming
<jsrgjh> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] DATA_SAMPLE

说明：运用VHDL实现双时钟沿的数据采集（上升沿和下降沿同时采集）-The use of VHDL data acquisition (rising and falling edges of the dual clock edge Acquisition)
<才新和> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] PINLVJI2

说明：最近研究了一下数字频率计，这是扫描时钟数显的，有源代码程序-Recent studies digital frequency meter, which is a digital scan clock source code program. .
<张一> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] Verilog_HDL

说明：verilog的学习很重要的教程，有很大的好处。-verilog tutorial learning is important, a great advantage.
<ethan> 在 2025-04-25 上传 | 大小：257kb | 下载：0

[VHDL编程] Verilog-HDL-huawei-rumen

说明：华为入门的verilog资料，希望能给大家带来点小小的收获-Verilog Huawei entry information, I hope we can bring a small harvest
<吴佳琪> 在 2025-04-25 上传 | 大小：257kb | 下载：0