[VHDL编程] begoogatsme

说明：讲述如何写好状态机的文档 给出了新颖的思路以及帮助读者上手的例子-On how to write state machine is given the document, as well as innovative ideas to help the reader-to-use examples
<孔楠> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] wyshizhong

说明：24 60 60时钟程序 用VHDL硬件编程语言实现的24进制60进制60进制时钟程序-24 60 60 clock procedures VHDL hardware programming language used to achieve the 24 M 60 M 60 M clock procedures
<love暖色> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] pinlvji_5

说明：用Verilog语言实现的5位频率计设计，为实现功能验证，测频信号是由内部时钟源分频得到，为25KHZ，数据输出为串行输出。使用的硬件资源是altera公司的EPM7218，晶振为40MHZ。-Verilog language used to achieve the five frequency meter design, to achieve functional verification, signal frequency meas
<李晓宇> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] 1563_673_176_Paper

说明：test upload fpga huffman
<Electron> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] altera_fifo

说明：altera 公司的 FIFO 文档，这是设计同步或异步FIFO的重要文档-altera s FIFO document
<liuminghua> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] Three-stage-state-machine

说明：状态机是逻辑设计的重要内容，状态机的设计水平直接反应工程师的逻辑功底，所以许 多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。本章在引入状态机设计思想的基础上，重点讨论如何写好状态机。-State machine is an important part of logic design, state machine design engineers a direct response to the logic level
<田涛> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] UniversalVGATVsignalconverterdevelopment

说明：通用VGA—TV信号转换器的开发，可以作为很好的参考资料-Universal VGA-TV signal converter development, can serve as a good reference
<冯伟> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] A

说明：这个是一写FPGA的PDF文档，各个人感觉比较好，介绍的比较详细。值得学习-This is a FPGA-written PDF document, each person feel better, described in more detail. Worth learning
<洪依> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] multiplexer_and_demultiplexer

说明：VHDL code for multiplexer and demultiplexer 4/1
<Marija> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] Copy-of-Systolic-Architecture-to-convert-colour-t

说明：the paper presents efficient colour conversion algorithm for fpga implementations
<arun scaria> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] 38yima

说明：用FPGA做的一个38译码器，很好用，赶快下载吧-good program
<孙博> 在 2025-04-03 上传 | 大小：288kb | 下载：0

[VHDL编程] AD

说明：一个使用VHDL语言实现AD采样控制及其数据的存储实现，让大家借鉴借鉴学习，也希望大家提出意见-Inside is a sampling AD using the VHDL language and its data storage to achieve control, so that we learn learn
<甘超> 在 2025-04-03 上传 | 大小：288kb | 下载：0