资源列表

« 1 2 ... .85 .86 .87 .88 .89 1790.91 .92 .93 .94 .95 ... 4311 »

[VHDL编程VHDL

说明:VHDL----语言仿真闹钟设计-Simulation language VHDL---- Alarm Clock Design
<dupc> 在 2025-04-03 上传 | 大小:289kb | 下载:0

[VHDL编程paobiao

说明:一个用verilog编的时钟程序A clock with the procedures for verilog-A clock with verilog program for A clock with the procedures for verilog
<lee> 在 2025-04-03 上传 | 大小:289kb | 下载:0

[VHDL编程FPGA_image

说明:fpga实现图像处理,JPEG标准下图象压缩,VHDL语言编程。-fpga implementation image processing, JPEG image compression under the standard, VHDL language programming.
<xiangchuiyi> 在 2025-04-03 上传 | 大小:289kb | 下载:0

[VHDL编程pingpongf16

说明:使用quartusii软件,用verilog语言编写,通过DE2-70板在屏幕上实现乒乓球动态效果。-Use quartusii software, using verilog language, through the DE2-70 board on the screen to achieve tennis dynamic effects.
<lisa> 在 2025-04-03 上传 | 大小:290kb | 下载:0

[VHDL编程the-examples-of-vhdl-program-

说明:一共有100多个vhdl语言的编程实例,内容包括整个编写流程,可以帮助很好的掌握VHDL的要领,开拓思路,是练习学习该语言的很好的程序实例-Multiple instances of 100 vhdl programming language, including the entire preparation process, you can help a good grasp of the essentials of VHDL, ex
<李源码> 在 2025-04-03 上传 | 大小:290kb | 下载:0

[VHDL编程CPU

说明:简易CPU设计 利用VHDL编写。包含一个可以用于检验的LPM-RAM-DQ-CPU-design VHDL
<lxd> 在 2025-04-03 上传 | 大小:290kb | 下载:0

[VHDL编程1602

说明:进阶实验_04_LCD1602显示 :在LCD1602上显示RedCore网址-_04_LCD1602 advanced experiment shows: on the LCD1602 display RedCore url
<FLL> 在 2025-04-03 上传 | 大小:290kb | 下载:0

[VHDL编程11

说明:基础实验_02_多路解复用器 :4通道8位带三态输出-Basic experiment multiplexer _02_ multi-channel solution: 4 channel 8 bits with tri-state outputs
<luhairong> 在 2025-04-03 上传 | 大小:290kb | 下载:0

[VHDL编程MyClock

说明:使用Verilog语言写的简单的计时器,修改引脚即可使用。-Verilog Clock
<yjt> 在 2025-04-03 上传 | 大小:290kb | 下载:0

[VHDL编程新建 WinRAR ZIP 压缩文件

说明:实现跨时钟域数据传输的异步fifo,和i2c总线控制器。(Asynchronous FIFO and I2C bus controller for cross clock domain data transmission.)
<打好额速度 > 在 2025-04-03 上传 | 大小:290kb | 下载:0

[VHDL编程eetop.cn_i2c_slave

说明:verilog 编写的i2c代码,很好,很清晰(i2c coding wrote by verilog)
<jackey527 > 在 2025-04-03 上传 | 大小:290kb | 下载:0

[VHDL编程uart_receiver

说明:Uart receiver VHDL code
<spiegel> 在 2025-04-03 上传 | 大小:290kb | 下载:0
« 1 2 ... .85 .86 .87 .88 .89 1790.91 .92 .93 .94 .95 ... 4311 »

源码中国 www.ymcn.org