资源列表

« 1 2 ... .52 .53 .54 .55 .56 1757.58 .59 .60 .61 .62 ... 4311 »

[VHDL编程vhdl_fifo

说明:用vhdl编写的fifo队列.可以在maxplus2平台上使用.-using VHDL fifo prepared by the cohort. Maxplus2 platform can be used.
<蔡庆重> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程clock

说明:数字秒表的设计,reset为归零设置,start为重新计时设置-Design of digital stopwatch, reset to zero settings, start time set for the re-
<zhang> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程shi

说明:数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
<zhaozheng> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程IPG

说明:A project Game designed on a DE270 board. It explains all the project and the specification of the used components.
<Mouna> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程VGAPWM

说明:FPGA PWM control and VGA display use VHDL language with simulation.
<xiaominjin> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程FPGA

说明:FPGA 技术培训学习总结与实验心得 了解到除了用画原理图的方法设计外,还可以用编程的方法,而且这种方法的可移植性更强-FPGA technology training and learning experience with the experimental conclusion
<张寒> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程CaudaldeRedesATM

说明:Optimizing ATM Nets by Genetic Algorithms
<Alzaris> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程CPLD_V105

说明:epm240系列cpld的配置文件,实现cpld对flash,uart和sdram的控制等-epm240 series cpld profile, to achieve cpld on the flash, uart and the sdram of the control
<张枫> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程switch_control

说明:32路模拟切换开关的控制逻辑源码,可实时控制32路模拟单端信号或16路差分信号的切换。-32 analog switch control logic source, real-time control of 32 single-ended analog signal or differential signal switch 16.
<小王> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程NiosTrack

说明:nois用于实时图像跟踪,主要介绍图像处理,目标提取以及目标跟踪-nios for realtime image track ,include image process 、object find and object track
<赵一> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程ADV7123_a

说明:VCG显示器接到DE2板上的操作步骤,和其中的工作原理。-VCG display the steps receiving the DE2 board, and one of the work.
<陶陶> 在 2025-03-23 上传 | 大小:302kb | 下载:0

[VHDL编程verilog_sdram_controller_testbench

说明:SDRAM 控制器 ,Verilog版本的,带有完整的SDRAM 仿真模型,testbench等,能够实际使用,并且利于学习-The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM models. The design is verified with backannotated simulation a
<严刚> 在 2025-03-23 上传 | 大小:302kb | 下载:0
« 1 2 ... .52 .53 .54 .55 .56 1757.58 .59 .60 .61 .62 ... 4311 »

源码中国 www.ymcn.org