资源列表
[VHDL编程] an485_design_example
说明：AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）<zhiqiang> 在 2025-03-22 上传 | 大小：305kb | 下载：0
[VHDL编程] DS_Receiver_Design
说明：扩频接收机设计实例(VHDL\MATLAB)-Spread spectrum receiver design example (VHDLMATLAB)<刘英超> 在 2025-03-22 上传 | 大小：305kb | 下载：0
[VHDL编程] FFT-IP-CORE--of-Quartus
说明：Quartus中fft ip core的使用一点心得，希望对大家有所帮助。-The Quartus fft the ip core to use a little experience, we hope to help.<lg> 在 2025-03-22 上传 | 大小：306kb | 下载：0
[VHDL编程] Frequency-meter-design.docx
说明：1用P1或P3口，产生一方波信号，频率为1000Hz，用LCD显示频率和周期 2将输出信号输入到另一端口作频率计的信号输入端，测量此方波信号的频率、周期和脉宽，在另一LCD上将参数值显示出来。 3设置一功能键，能将当前LCD上的信号值锁定 -P1 or port P3, resulting in a party wave signal, a frequency of 1000Hz LCD displays frequency<> 在 2025-03-22 上传 | 大小：306kb | 下载：0
[VHDL编程] uartverilog
说明：FPGA与上位机通过串口调试助手进行串口通信，回发传过来的数据-FPGA and host computer through the serial port debugging assistant serial communication, and pass over the data postback<yy> 在 2025-03-22 上传 | 大小：306kb | 下载：0
[VHDL编程] liushuideng
说明：verilog HDL程序，功能：点亮LED灯，并实现右移的流水效果，已在FPGA板上验证过。-failed to translate<vera> 在 2025-03-22 上传 | 大小：306kb | 下载：0
[VHDL编程] alteraFPGA_state_machine
说明：基于alteraFPGA的有限状态机例程-Based on finite state machine routines alteraFPGA<Gary> 在 2025-03-22 上传 | 大小：306kb | 下载：0
[VHDL编程] comparator
说明：FPGA比较器源码编写，适合初学者参考用,用ALTERA的QUARTUS 11.0编译-Compare FPGA source code written for beginners reference, compiled by ALTERA s QUARTUS 11.0<whq> 在 2025-03-22 上传 | 大小：306kb | 下载：0
[VHDL编程] verilog-axi-master
说明：Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi<viyefo5674> 在 2025-03-22 上传 | 大小：306kb | 下载：0