资源列表
[VHDL编程] Pc104_Cpld
说明:是关于对数据采集卡的基于PC104总线的读写程序,开发环境Quarters , 用VHDL语言编写。-is on the right data acquisition card based on the PC104 literacy procedures, Quarters development environment using VHDL language.<陈伟> 在 2025-03-20 上传 | 大小:312kb | 下载:0
[VHDL编程] VHDL-divider-design
说明:VHDL分频器设计,本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计,包括偶数分频、非50 占空比和50 占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。-VHDL divider design, this article describes use cases, including even divide, non-50 duty cycle and 50 duty cycle odd<黄玲> 在 2025-03-20 上传 | 大小:313kb | 下载:0
[VHDL编程] prog_seq_FIN
说明:Verilog Programmable Sequence Detector on Spartan3E<kacian> 在 2025-03-20 上传 | 大小:313kb | 下载:0
[VHDL编程] zidong_led_water
说明:用Verilog语言实现了将50MHz时钟分频到1Hz,实现了自动流水显示HELLO字母功能-Verilog language of the 50MHz clock frequency to 1Hz, realized the function of automatic water display HELLO letters<黄刚> 在 2025-03-20 上传 | 大小:313kb | 下载:0
[VHDL编程] FPGA_Seg7_dsp
说明:关于VHDL和verilog的数码管显示程序,写的很好,值得参考。-About VHDL and verilog digital tube display program, write well, worth considering.<毛超> 在 2025-03-20 上传 | 大小:313kb | 下载:0
[VHDL编程] arctan-Function-Approximation
说明:If we implement the arctan(x) using the embedded 9 × 9 bit multipliers we have to take into account that our values are in the range − 1 ≤ x < 1. We therefore use a fractional integer representation in a 1.8 form<hooman hematkhah> 在 2025-03-20 上传 | 大小:313kb | 下载:0