文件名称:FPGA_Seg7_dsp
介绍说明－－下载内容均来自于网络，请自行研究使用
关于VHDL和verilog的数码管显示程序，写的很好，值得参考。-About VHDL and verilog digital tube display program, write well, worth considering.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FPGA_Seg7_dsp\db\prev_cmp_Seg7_dsp.asm.qmsg
.............\..\prev_cmp_Seg7_dsp.fit.qmsg
.............\..\prev_cmp_Seg7_dsp.map.qmsg
.............\..\prev_cmp_Seg7_dsp.qmsg
.............\..\prev_cmp_Seg7_dsp.tan.qmsg
.............\..\Seg7_dsp.asm.qmsg
.............\..\Seg7_dsp.asm_labs.ddb
.............\..\Seg7_dsp.cbx.xml
.............\..\Seg7_dsp.cmp.cdb
.............\..\Seg7_dsp.cmp.hdb
.............\..\Seg7_dsp.cmp.kpt
.............\..\Seg7_dsp.cmp.logdb
.............\..\Seg7_dsp.cmp.rdb
.............\..\Seg7_dsp.cmp.tdb
.............\..\Seg7_dsp.cmp0.ddb
.............\..\Seg7_dsp.cmp2.ddb
.............\..\Seg7_dsp.db_info
.............\..\Seg7_dsp.eco.cdb
.............\..\Seg7_dsp.fit.qmsg
.............\..\Seg7_dsp.hier_info
.............\..\Seg7_dsp.hif
.............\..\Seg7_dsp.lpc.html
.............\..\Seg7_dsp.lpc.rdb
.............\..\Seg7_dsp.lpc.txt
.............\..\Seg7_dsp.map.cdb
.............\..\Seg7_dsp.map.hdb
.............\..\Seg7_dsp.map.logdb
.............\..\Seg7_dsp.map.qmsg
.............\..\Seg7_dsp.pre_map.cdb
.............\..\Seg7_dsp.pre_map.hdb
.............\..\Seg7_dsp.rtlv.hdb
.............\..\Seg7_dsp.rtlv_sg.cdb
.............\..\Seg7_dsp.rtlv_sg_swap.cdb
.............\..\Seg7_dsp.sgdiff.cdb
.............\..\Seg7_dsp.sgdiff.hdb
.............\..\Seg7_dsp.sld_design_entry.sci
.............\..\Seg7_dsp.sld_design_entry_dsc.sci
.............\..\Seg7_dsp.syn_hier_info
.............\..\Seg7_dsp.tan.qmsg
.............\..\Seg7_dsp.tis_db_list.ddb
.............\..\Seg7_dsp_global_asgn_op.abo
.............\incremental_db\compiled_partitions\Seg7_dsp.root_partition.map.kpt
.............\..............\README
.............\Seg7_dsp.asm.rpt
.............\Seg7_dsp.cdf
.............\Seg7_dsp.done
.............\Seg7_dsp.dpf
.............\Seg7_dsp.fit.eqn
.............\Seg7_dsp.fit.rpt
.............\Seg7_dsp.fit.smsg
.............\Seg7_dsp.fit.summary
.............\Seg7_dsp.flow.rpt
.............\Seg7_dsp.map.eqn
.............\Seg7_dsp.map.rpt
.............\Seg7_dsp.map.summary
.............\Seg7_dsp.pin
.............\Seg7_dsp.pof
.............\Seg7_dsp.qpf
.............\Seg7_dsp.qsf
.............\Seg7_dsp.qws
.............\Seg7_dsp.sof
.............\Seg7_dsp.tan.rpt
.............\Seg7_dsp.tan.summary
.............\Seg7_dsp.v
.............\Seg7_dsp.v.bak
.............\Seg7_dsp.vhd
.............\Seg7_dsp.vhd.bak
.............\Seg7_dsp_assignment_defaults.qdf
.............\incremental_db\compiled_partitions
.............\db
.............\incremental_db
FPGA_Seg7_dsp