[VHDL编程] modelsim_guide_cn

说明：modelsim操作指导 很适合入门 有实例-modelsim operation guidance is very suitable example of a portal
<大师> 在 2025-03-16 上传 | 大小：334kb | 下载：0

[VHDL编程] VGA

说明：VGA显示的例子（VHDL语言），实现彩条显示，按键reset实现切换功能。-VGA display example (VHDL language), to achieve color display, reset button switch function to achieve.
<侯典华> 在 2025-03-16 上传 | 大小：334kb | 下载：0

[VHDL编程] JIANCHE

说明：本设计是一个序列检测器，能够检测11位长的系列信号，根据需要可适当扩展其序列长度-The design is a sequence detector, can detect a long series of 11 signals, according to the needs may be appropriate to expand its sequence length
<liuxiaozhong> 在 2025-03-16 上传 | 大小：334kb | 下载：0

[VHDL编程] VGA

说明：采用Verilog hel语言实现VGA的驱动，非常实用的源程序，有工程，晶振为有源晶振50的-Verilog hel VGA
<zhangyanshuang> 在 2025-03-16 上传 | 大小：334kb | 下载：0

[VHDL编程] uart_Transmitter

说明：自己写的一个uart驱动代码，是一个工程文件，适合初学者，里面的状态机的写法十分值得学习-To write a uart driver code, is a project file, suitable for beginners, which the wording of the state machine is worth learning
<JackChen> 在 2025-03-16 上传 | 大小：334kb | 下载：0

[VHDL编程] dct

说明：离散余弦变换的设计源代码以及测试源代码和仿真图-Design of discrete cosine transform source code and test source code and simulation plan
<cong> 在 2025-03-16 上传 | 大小：334kb | 下载：0

[VHDL编程] beep

说明：基于VHDL的蜂鸣器实验方案，已经通过验证，可放心使用-VHDL-based buzzer experimental program has been verified, safe for use
<韩向超> 在 2025-03-16 上传 | 大小：334kb | 下载：0

[VHDL编程] seg7

说明：了解七段数码管的原理，用VHDL语言来实现点亮七段数码管-Understand the principle of seven-segment digital tube, with the VHDL language to realize the seven-segment digital tube light
<chalk> 在 2025-03-16 上传 | 大小：334kb | 下载：0

[VHDL编程] verilog8B10B

说明：8b10b编码方式，verilog语言实现，有测试程序。能成功编码。没有环回验证，读者可自行编写环回验证测试程序。-8b10b encoding, verilog language, test procedures. Successful encoding. No loopback verification, readers can write your own loopback verification test procedures
<王琦> 在 2025-03-16 上传 | 大小：335kb | 下载：0

[VHDL编程] trafficlight

说明：在FPGA上对模拟交通灯进行模拟，红灯亮55秒，其他灯各亮5s。-traffic light
<曾德天> 在 2025-03-16 上传 | 大小：335kb | 下载：0

[VHDL编程] ex7_Cyclone_PLL_Test1

说明：FPGA简单应用，VHDL程序，PLL锁相环驱动程序，供学习参考。 -FPGA and simple application, VHDL program, PLL phase-locked loop driver, provide the reference for the study.
<浮云之上> 在 2025-03-16 上传 | 大小：335kb | 下载：0

[VHDL编程] segscan数码管扫描

说明：实现了fpga开发版对应按钮控制的数码管扫描(The realization of the FPGA development version of the corresponding button control digital tube scanning)
<amunra03 > 在 2025-03-16 上传 | 大小：335kb | 下载：0