资源列表
[VHDL编程] hua-wei-verilog
说明:华为Verilog HDL入门教程 仅供内部使用-Huawei Verilog HDL Tutorial for internal use only<liyucai> 在 2025-03-16 上传 | 大小:337kb | 下载:0
[VHDL编程] FPGA-USB.RAr
说明:基于FPGA的USB2 - 基于 FPGA 的 USB2.0 控制器设计 摘要: 摘要:介绍了一种用 VHDL 设计 USB2.0 功能控制器的方法,详术了其原理和设计-FPGA-based USB2- USB2.0 controller FPGA-based design Abstract: Abstract: This paper introduces a USB2.0 function controller with VHDL d<tanzhang> 在 2025-03-16 上传 | 大小:337kb | 下载:0
[VHDL编程] Nexys3_EDK_GPIO_UART
说明:xilinx nexys3 EDK入门范例,适合初学者-xilinx nexys3 EDK<汪伟> 在 2025-03-16 上传 | 大小:337kb | 下载:0
[VHDL编程] elec_clock_if
说明:VHDL 最简单数字电子时钟程序(一个process),无时间设置,闹钟等功能。-VHDL simple digital electronic clock program (ONLY a process). NO the time setting, alarm clock function.<小寒> 在 2025-03-16 上传 | 大小:337kb | 下载:0
[VHDL编程] add_ded_module
说明:使用Verilog语言编写的4位加减法器,经验证能在FPGA开发板上实现。-Verilog4 bit adder-subtractor.<李泽骏> 在 2025-03-16 上传 | 大小:337kb | 下载:0
[VHDL编程] add_module
说明:设计带借位、进位的4位二进制减法、加法器,分别赋给A和B固定的值,然后进行加减法运算,得到正确的结果。-Design with borrow, carry 4 binary subtraction, adder, a fixed value assigned to A and B, respectively, and then adds and subtracts the correct results.<daxws> 在 2025-03-16 上传 | 大小:337kb | 下载:0