[VHDL编程] project

说明：介绍了利用VHDL硬件描述语言设计的简易数字钟的思路和技巧。在QuatusⅡ开发环境中编译和仿真了所设计的程序，并在可编程逻辑器件上下载验证。仿真和验证结果表明，该设计方法切实可行，具有一定的借鉴性。-digital clock
<wb> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] FFT_report

说明：印度一所大学的硕士研究生毕业设计：FFT处理器的的fpga实现-India, a masters graduate of the University of Design: FFT processor for fpga implementation
<dawei> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] IMPLEMENTATION-OF-FFT-USING-VHDL

说明：it is the document which will help in implementing vhdl fft
<tinku> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] FPGule

说明：FPGA VXI总线多功能模块设计FPGA VXI-bus Multifunction Module-FPGA VXI-bus Multifunction Module
<each> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] Modelsim

说明：Modelsim百问第一章 modesim功能仿真遇到的问题-the problem about modesim
<danny> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] Detection-Algorithm

说明：vhdl for edge détection prewi-vhdl for edge détection prewitt
<ami> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] GPIOsimulateUART

说明：此代码是用8051普通的GPIO口来模拟串口-This code is to use the GPIO port 8051 to simulate an ordinary serial port
<余金锁> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] AlteraFPGACycloneDemo7SerialPort(COM)

说明：Example shows how to program Altera FPGA Cyclone Family using VHDL Programming Language
<r0x0r0xff> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] send_middle

说明：智能温控 18b20 1302 报警 12864-My English is not good。。。
<孙佳> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] Verilog

说明：华为Verilog 基本实例，为初学者提供很好的参考-exemple for verilog and help you studying FPGA designe more confidently.
<汪艳婷> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] shizhongsheji

说明：基于UP3borad开发板的时钟设计，可校时，设置闹钟等-Clock design based on UP3borad the development board, can the school, set the alarm
<hh> 在 2025-03-14 上传 | 大小：354kb | 下载：0

[VHDL编程] pinlvji

说明：verilog 简易频率计的设置，包括整个工程-verilog simple frequency meter settings, including the entire project
<water> 在 2025-03-14 上传 | 大小：354kb | 下载：0