[VHDL编程] DDS-in-Verilog

说明：Verilog编写基于FPGA的DDS实现，内含源代码，希望对大家有所帮助。-DDS in Verilog FPGA-based implementation, including source code, we want to help.
<haby> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] pci-transmission-interface-design

说明：pci传输的接口设计的verilog，未用桥接芯片-pci transmission interface design verilog, unused bridge chip
<yehanwei> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] TurningKnobon-Spartan3E

说明：Let you control the 8 LED s on a spartan 3E board. Simple program to learn and understand VHDL
<ryadovoy> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] counts1

说明：计时器 具有计到59分59秒自动停止不计的功能 可按键控制其状态 启动或停止计时器-The timer has plans to 59 points 59 seconds to be automatic stop regardless of the function of the key control state start or stop the timer
<刘> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] ex16_sd_vga_photo

说明：基于Verilog语言的fpga VGA视频接口通讯的源程序，经验证可用，开发环境Quartus -Verilog fpga VGA port Quartus ii
<谢家> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] 13-v-12-A-P-photo

说明：switching power supplay 220 to 13.3 volt 12.5 A fscq1565rt-switching power supplay 220 to 13.3 volt 12.5 A fscq1565rt
<MOHAMMD> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] game

说明：VHDL写的猜数字程序，首先随机出四位数字，依次猜测，给出几A几B作为参考（A是位置数字都对的，B是数字对位置不对的）-VHDL the write Caishuozi program, first four-digit random guess in turn given a few A few B as a reference (A position numbers are right, B is a number on the w
<linda> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] traffic_led

说明：基于FPGA芯片设计多功能交通灯，该模块利用状态机设计，能实现交通指示功能-FPGA-based chip design multi-functional traffic lights, the module state machine design, traffic directions
<> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] BEEP

说明：电子产品世界网站的一个FPGA DIY的一个项目，这个是蜂鸣器的一个实例源码！-The electronics world website of a FPGA DIY project, this is an instance of the source code of the buzzer!
<吴斌> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] DEC6713音频处理

说明：该程序是DEC6713的源代码，利用EDMA实现音频数据的收发操作，经过实际测试，程序运行正确
<2567547966@qq.com> 在 2013-08-26 上传 | 大小：453.47kb | 下载：0

[VHDL编程] GPS

说明：本程序实现功能为接受GPS接收机时间信息，并编码形成IRIG-B时间码，同时跟设备总线通过485进行通信。包括原理图，单片机程序及CPLD程序。-This program implements functionality GPS receiver for receiving the time information, and encoding IRIG-B time code is formed, while with the devi
<jiawenjing> 在 2025-03-04 上传 | 大小：454kb | 下载：0

[VHDL编程] Xilinx_pcie_DMA_S6_sim_tutorial6

说明：xilinx，spartan 6 DMA 仿真教程-Xilinx_pcie_DMA_S6，sim_tutorial4，DMA control
<liuluren> 在 2025-03-04 上传 | 大小：454kb | 下载：0