资源列表
[VHDL编程] wishbone_VHDL
说明:wishbone总线的VHDL源代码 wishbone适用于与FPGA中IP核的高速通信,其接口简单,速度快 成为ip通信的主流-Wishbone Bus VHDL source code Wishbone applicable to IP core in FPGA high-speed communications, and its easy interface, fast becoming the mainstream of<王鹏> 在 2025-03-04 上传 | 大小:454kb | 下载:0
[VHDL编程] FPGA-VGA-interface
说明:基于FPGA的VGA接口显示程序,可显示三种彩色条纹-FPGA-based interface VGA display program can display the three color stripes<冀少威> 在 2025-03-04 上传 | 大小:454kb | 下载:0
[VHDL编程] digital_second_clock
说明:设计一块数字秒表,能够精确反映计时时间,并完成复位、计时功能。-Design a digital stopwatch, the time to accurately reflect the time and complete the reset, timing functions.<刘智虎> 在 2025-03-04 上传 | 大小:454kb | 下载:0
[VHDL编程] Demultiplexer
说明:The code of implementation of a demultiplexer. Very useful to understand of working principle of demultiplexers.<Dave> 在 2025-03-04 上传 | 大小:454kb | 下载:0
[VHDL编程] Comparator
说明:Verilog program for an 8bit up down counter<tom> 在 2025-03-04 上传 | 大小:455kb | 下载:0