资源列表

« 1 2 ... .67 .68 .69 .70 .71 1272.73 .74 .75 .76 .77 ... 4311 »

[VHDL编程Music_HLD3

说明:
<王萌> 在 2025-02-25 上传 | 大小:595kb | 下载:0

[VHDL编程boxingfashengqi

说明:自己用vhdl写的波形发生器,希望对初学者有帮助-Their use VHDL to write the waveform generator, and they hope to have help for beginners
<马斌> 在 2025-02-25 上传 | 大小:595kb | 下载:0

[VHDL编程Time

说明:ALTERA上DE2平台,利用内部50M Hz时钟,在数码管模拟显示时间(时分秒)。-ALTERA on DE2 platform, using internal 50M Hz clock, in the digital control simulation show time (hours minutes and seconds).
<徐朝凯> 在 2025-02-25 上传 | 大小:595kb | 下载:0

[VHDL编程NIOS_II_FLASH

说明:NIOS_II中FLASH的使用,在SOPC设计中有用哦-NIOS_II in the use of FLASH, in SOPC design useful Oh
<renaifeng> 在 2025-02-25 上传 | 大小:595kb | 下载:0

[VHDL编程20090224fpga

说明:《数字信号处理的FPGA实现》代码,数字信号处理一些算法的FPGA代码,比较全-" Digital signal processing FPGA implementation" code, digital signal processing FPGA code some algorithms to compare the whole
<冰火> 在 2025-02-25 上传 | 大小:595kb | 下载:0

[VHDL编程sin

说明:基于FPGA的正弦波发生器,可以产生不同频率的正弦波。-FPGA-based sine wave generator, can produce different frequency sine wave.
<> 在 2025-02-25 上传 | 大小:595kb | 下载:0

[VHDL编程DDS_verilog

说明:通讯中常用的dds模块的verilog源码打包下载-Communications commonly used in dds module verilog source code package to download
<sofia> 在 2025-02-25 上传 | 大小:595kb | 下载:0

[VHDL编程Verilog

说明:Zr-tech开发板uart例程基于quartus的工程源代码-Zr-tech development board uart routines based quartus project source code
<hcl> 在 2025-02-25 上传 | 大小:596kb | 下载:0

[VHDL编程xapp1015

说明:SDI接口的VHDL实现,XILINX官网的设计参考-SDI interface VHDL realize XILINX official website design reference
<王凯> 在 2025-02-25 上传 | 大小:596kb | 下载:0

[VHDL编程songer2

说明:电子琴演奏电路,内置3首音乐,可以选择单曲循环和顺序播放,也可切换到手动弹奏-Playing keyboard circuit, built three music, you can single cycle and the order of play, but also can switch to manual play
<卢仁清> 在 2025-02-25 上传 | 大小:596kb | 下载:0

[VHDL编程led_flash

说明:一个简单的流水灯设计,适用于Verilog入门的同学,练习如何进行简单的硬件语言描述-A simple water lamps designed for Verilog entry students practice how to make simple hardware descr iption language
<> 在 2025-02-25 上传 | 大小:596kb | 下载:0

[VHDL编程10GE Ethernet

说明:10GE Ethernet FPGA VHDL verilog
<104758548@qq.com> 在 2020-09-09 上传 | 大小:595.92kb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 1272.73 .74 .75 .76 .77 ... 4311 »

源码中国 www.ymcn.org