[VHDL编程] sin

说明：基于fpga的正弦波发生器设计，有一定的参考价值，写的比较详细-The sine wave generator based on FPGA design, have a certain reference value, a more detailed written
<qlg> 在 2025-02-24 上传 | 大小：618kb | 下载：0

[VHDL编程] Verilog-Hdl_Circuit_Design

说明：Verilog-Hdl Circuit Design 电路设计-Verilog-Hdl Circuit Design
<zhenglong> 在 2025-02-24 上传 | 大小：618kb | 下载：0

[VHDL编程] Asynchronous_Resets_FILO

说明：外国编程高手关于异步fifo和复位电路的精度论述。-Master a foreign programming asynchronous fifo and the reset circuit on the accuracy of exposition.
<杰夫> 在 2025-02-24 上传 | 大小：618kb | 下载：0

[VHDL编程] mult8_csdn

说明：用verilog语言编写的8位乘法器，完成了8位二进制的整数乘法，供大家参考-Verilog language with 8-bit multiplier, completed the 8-bit binary integer multiplication, for your reference
<qingchang> 在 2025-02-24 上传 | 大小：618kb | 下载：0

[VHDL编程] Universal_Asynchronous_Receiver-Transmitter

说明：可以实现二进制振幅键控、二进制频移键控和二进制相位键控的解调和调制功能。-Can achieve binary amplitude shift keying, binary frequency shift keying and binary phase shift keying demodulation and modulation functions.
<太阳之神> 在 2025-02-24 上传 | 大小：618kb | 下载：0

[VHDL编程] FPGA-signal-procession(-MATLAB)

说明：基于MATLAB 的FPGA 数字信号处理模块的设计-design of the FPGA signal procession model based on MATLAB
<maomao> 在 2025-02-24 上传 | 大小：618kb | 下载：0

[VHDL编程] 03.Anvyl_KYPD_SEG_Demo

说明：用VHDL写的KEY程序，使用与xilinx开发板。-KEY program written using VHDL, use and xilinx development board.
<li> 在 2025-02-24 上传 | 大小：619kb | 下载：0

[VHDL编程] modelsim-se-10.1a-crack

说明：modelsim10.1a的破解文件，已测好用，破解简单-modelsim10.1a crack file, have been measured easy to use, simple crack
<yuan> 在 2025-02-24 上传 | 大小：619kb | 下载：0

[VHDL编程] text9

说明：数字电路实验：计数器。使用小规模集成器件设计计数器的；使用中规模集成器件设计计数器的；Verilog HDL对计数器的建模-Digital circuit experiment: Counter. The use of small-scale integrated device design counter Use medium-scale integrated devices designed to counter Verilog
<Toby> 在 2025-02-24 上传 | 大小：619kb | 下载：0

[VHDL编程] uartfifo

说明：FPGA简单应用，VHDL程序，串口UART驱动程序，供学习参考。-FPGA and simple application, VHDL program, UART serial port driver, provide the reference for the study.
<浮云之上> 在 2025-02-24 上传 | 大小：619kb | 下载：0

[VHDL编程] Adder_4bit

说明：Verilog Program for a 4bit Adder
<tom> 在 2025-02-24 上传 | 大小：619kb | 下载：0

[VHDL编程] hispi_example_design

说明：hispi high spededddddddddddddddd
<ramesh231 > 在 2025-02-24 上传 | 大小：619kb | 下载：0