[VHDL编程] clock

说明：vhdl实现时钟和闹钟功能，此外还可以显示星期几，闹钟可以设置闹铃时间和报时。-implementation vhdl alarm clock and also can show a few weeks, you can set the alarm time and alarm time.
<季全> 在 2025-02-13 上传 | 大小：731kb | 下载：0

[VHDL编程] VHDL_VerilogHDL

说明：VHDL与Verilog语言的简明教程，介绍了用这两种语言进行硬件设计的基本方法与思路。-VHDL and Verilog language concise tutorial on using both hardware design language of the basic methods and ideas.
<zw1292> 在 2025-02-13 上传 | 大小：730kb | 下载：0

[VHDL编程] shuzizhongdevhdl

说明：用vhdl写的电子钟的源代码 可供初学vhdl者使用-use vvhdl write dianzizhong yuandaima gongchuxueshiyong
<吴红梅> 在 2025-02-13 上传 | 大小：730kb | 下载：0

[VHDL编程] final_10

说明：10. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2二個按鍵輸入，只要按下sw1鍵，都會讓七節燈管顯示值以每秒之速度加「1」，但放開sw1鍵後就停止。-10. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1,
<samaria> 在 2025-02-13 上传 | 大小：730kb | 下载：0

[VHDL编程] DDSsinROMsample

说明：fpga DDS ROM数据正弦波形正半周采样程序-fpga DDS ROM sinusoidal waveform is a half weeks of data sampling procedures
<caixiang> 在 2025-02-13 上传 | 大小：730kb | 下载：0

[VHDL编程] chfqi

说明：简易5位乘法器的设计 用于EDA课程设计和VHDL的入门学习-Easy 5 Multiplier for EDA VHDL introduction to course design and learning
<沈小响> 在 2025-02-13 上传 | 大小：731kb | 下载：0

[VHDL编程] Lab1

说明：xilinx培训资料，配合相应的PDF文件使用 共20个，先上传一部分，其他的有需要再上传-xilinx training materials, with the corresponding PDF file using a total of 20, first upload a part of, the other the need to re-upload
<周明> 在 2025-02-13 上传 | 大小：731kb | 下载：0

[VHDL编程] FPGAshiyan(3)

说明：FPGA入门系列实验教程——实验三.LED流水灯-Getting Started Tutorial FPGA series of experiments- experiment III. LED water lamp
<lutangshi> 在 2025-02-13 上传 | 大小：731kb | 下载：0

[VHDL编程] vhdlpicoblaze

说明：This the design shipped with the board. The embedded PicoBlaze™ processor controller scrolls messages on the character LCD screen. The rotary pushbutton switch controls whether the switches or the rotary button cont
<charlysed> 在 2025-02-13 上传 | 大小：731kb | 下载：0

[VHDL编程] VHDLreportoftrafficlight.wps.tar

说明：该代码通过时钟,状态循环控制及显示模块实现了对于两相邻十字路*通灯到控制,同时包含了对于两路*通灯延时启动,以及人行道情况的考虑-The code of the clock, cycle control and display module status achieved for the two adjacent intersections to control traffic lights,and includes traffic
<> 在 2025-02-13 上传 | 大小：731kb | 下载：0

[VHDL编程] DAC(tlv5616)

说明：本设计是基于EP4CE15F17C8N和TLV5616的12位DAC模数转换和12864显示的程序-The design is based on a program of 12 EP4CE15F17C8N and TLV5616 DAC analog to digital conversion and display of 12864
<陈> 在 2025-02-13 上传 | 大小：731kb | 下载：0

[VHDL编程] dttrytwo

说明：电梯控制器，可以实现多人多楼层上下的,用的verilog，板子basys2-elevator controller
<李> 在 2025-02-13 上传 | 大小：731kb | 下载：0