资源列表

« 1 2 ... .72 .73 .74 .75 .76 1077.78 .79 .80 .81 .82 ... 4311 »

[VHDL编程Dig_Clock

说明:ep2c8,ep2c8所编写的数字钟程序源码,8位数码管显示-ep2c8 for dig-clock
<卓越> 在 2025-02-11 上传 | 大小:831kb | 下载:0

[VHDL编程SZZ

说明:这是一个数字钟的VHDL语言,具有调时、调秒、调分功能,同时,还具有十二小时制向二十四小时制切换功能-This is a digital clock in VHDL language, with a tune, the tone seconds and sub-transfer function, while the system also has 12 hours to 24 hours the system switching fu
<蔡斌> 在 2025-02-11 上传 | 大小:832kb | 下载:0

[VHDL编程sopc_altera_monitor_program

说明:This book descripe sample example to use altera monitor wih quartes
<mhsz> 在 2025-02-11 上传 | 大小:832kb | 下载:0

[VHDL编程CPLD

说明:基于CPLD 的交通灯设计
<heh> 在 2025-02-11 上传 | 大小:831kb | 下载:0

[VHDL编程decoder

说明:VHDL decoder. For converting binary to seven segment,
<Kristinn81> 在 2025-02-11 上传 | 大小:831kb | 下载:0

[VHDL编程FIFO_SRAM

说明:可用于FIFO功能的SRAM读写器.....绝对好用-SRAM FIFO function can be used ..... definitely helps the reader ...
<王子辰> 在 2025-02-11 上传 | 大小:832kb | 下载:1

[VHDL编程AD9708

说明:AD9708是高速AD转换芯片,采用VHDL实现10MSPS高速AD数据采集-AD9708 is high speed a/d conversion chip,10MSPS,using VHDL
<yu_hai_yang> 在 2025-02-11 上传 | 大小:832kb | 下载:0

[VHDL编程mydds1

说明:Write your own DDS generators, square wave, triangle wave, sine wave, you can also enter any Waveform files
<yangyang> 在 2025-02-11 上传 | 大小:832kb | 下载:0

[VHDL编程edc_spi_command

说明:单片机和FPGA的通信程序,发送5个数,传输稳定,可以自行修改可一次传多个数-MCU and FPGA communication program, send five the number of stable transmission, you can modify the number may be more than one pass
<张兴> 在 2025-02-11 上传 | 大小:832kb | 下载:0

[VHDL编程MY_DCM

说明:DCM测试模块,带有仿真文件和仿真结果,对于初学者有一定的参考价值-DCM test module, and simulation results with the simulation files for beginners have some reference value
<> 在 2025-02-11 上传 | 大小:832kb | 下载:0

[VHDL编程random_num

说明:Random number generation
<mproject> 在 2025-02-11 上传 | 大小:832kb | 下载:0

[VHDL编程vga_test

说明:用黑金板AX309实现对VGA口的控制,驱动显示器显示。程序基于ISE14.7,语言为Verilog。实测可用。(The black gold board AX309 realizes the control of the VGA port and drives the display of the display. The program is based on ISE14.7 and the language is Verilog.
<曹玄德> 在 2025-02-11 上传 | 大小:832kb | 下载:0
« 1 2 ... .72 .73 .74 .75 .76 1077.78 .79 .80 .81 .82 ... 4311 »

源码中国 www.ymcn.org