[VHDL编程] 1

说明：基于eda中vhdl语言的一位全加器的设计，详细的设计过程和实验现象，相互学习-Based on EDA VHDL language in a full adder design, detailed design process and the experimental phenomena and learn from each other
<原来> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] Multiplier

说明：It s a design of a 4*4 multiplier based on Verilog, using Xilinx ISE.
<wayne> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] Design_for_cost_Workshop_student_v5d

说明：FPGA XILINX v5的介绍资料，比较好用-FPGA XILINX v5 of the presentation materials, relatively easy to use
<wei> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] led_running_chipscope

说明：EDK开发中，插入Chipscope分析核的的led跑马灯演示-EDK development, into the core of the analysis led Chipscope marquee demonstration
<yuanjun> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] clock

说明：电子时钟的verilog代码，非常全的资料，值得一看-the clock of verilog
<肖焕> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] ultrasonicmeter

说明：ultrasonic meter with srf04 with 7 segments display
<ykcir> 在 2025-04-28 上传 | 大小：840kb | 下载：0

[VHDL编程] fpga-fft

说明：xlinx fpga实现fft功能，利用ip核，包含源程序及完整工程文件，直接就能使用-The fft function xlinx fpga ip-core contains the source code and complete the project file, and can be used directly
<bambod> 在 2025-04-28 上传 | 大小：840kb | 下载：0

[VHDL编程] Clockdivider

说明：VHDL CODE FOR CLOCK DIVIDER
<pinky> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] IntegerDivider

说明：整数除法器 无负数复数 期末项目 verilog-integer divider
<hzy> 在 2025-04-28 上传 | 大小：840kb | 下载：0

[VHDL编程] LFSR

说明：这是基于FPGA开发板NEXTS3的一个verilog程序，是一个线性反馈移位寄存器LFSR,可用来生成伪随机数-This is based on the FPGA development board NEXTS3 a verilog program, is a linear feedback shift register LFSR, can be used to generate pseudo random Numbers
<黄志宇> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] FPGA-program

说明：使用FPGA实现任意波形发射，且发射波形的分辨率较高，可作为信号源使用，效果良好。-use the FPGA to supply the digital source，and it succed to drive other object。
<张明> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] API_v2.2

说明：Application Program Interface Supplement to the Software Communications Architecture Specification
<wuduobo > 在 2025-04-28 上传 | 大小：839kb | 下载：0