资源列表
[VHDL编程] FPGAyinpin
说明:基于FPGA的VHDL编程实现各种音频信号,采用的是周立功公司的fusion_startkit开发板。-FPGA-based VHDL Programming realize a variety of audio signals, are used by companies fusion_startkit weeks Ligong development board.<姚大雷> 在 2025-04-09 上传 | 大小:866kb | 下载:0
[VHDL编程] ds_K9F2G08U0A
说明:K9F2G08UXA 256M x 8 Bit NAND Flash Memory<namo> 在 2025-04-09 上传 | 大小:866kb | 下载:0
[VHDL编程] DDRSDRAM_VHDL
说明:内附doc是DDR SDRAM 参考设计文档;model包含SDRAM VHDL的模型;simulation包含VHDL测试平台、modelsim工程文、设计 库函数;source包含vhdl源文件;synthesis包含工程的综合文件。-Enclosing the doc is a DDR SDRAM reference design documentation model contains SDRAM VHDL model<陈少华> 在 2025-04-09 上传 | 大小:866kb | 下载:0
[VHDL编程] ref-sdr-sdram-verilog
说明:sdram的verilog 建模参考设计,希望有所帮助-sdram and verilog implent<pengyong> 在 2025-04-09 上传 | 大小:866kb | 下载:0
[VHDL编程] EasyFPGA060_Routine_Adder
说明:EasyFPGA060 加法器实验及文档-EasyFPGA060 adder test and documentation<davidpudn> 在 2025-04-09 上传 | 大小:866kb | 下载:0
[VHDL编程] Analog-Circuit-4Ed-Exercise-Answer-
说明:模拟电子技术基础课后练习题答案,童诗白第四版-Analog Circuit 4Ed Exercise Answer<liyuyao> 在 2025-04-09 上传 | 大小:867kb | 下载:0
[VHDL编程] AWGN_VerilogDesign-master
说明:加性高斯白噪声生成的VERILOG实现,包含所有的testbench文件。可直接使用-Additive white gaussian noise generated VERILOG realized, including all testbench files. Can be used directly<冰城杨松大马首> 在 2025-04-09 上传 | 大小:866kb | 下载:0