[VHDL编程] test_state

说明：VHDL code for UART transmission & reception.
<abhishek> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_Golden_reference_EN

说明：一本VHDL的知道入门书籍，英文的，比较实用！-To know a VHDL entry books, in English, and more practical!
<DYP> 在 2025-02-09 上传 | 大小：178kb | 下载：0

[VHDL编程] alu

说明：This arithmetic logic unit accepts 8-bit inputs, but it can easily be modded to higher bits. It supports the addition, subtraction, set if less than, AND, and OR operations. The operation to perform is determined by the
<ascheme> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ALTERA_JTAG

说明：Altera 的下载线官方资料，可以制作JTAG和AS模式的下载线-Altera download cable official information, you can create JTAG and AS modes download cable
<> 在 2025-02-09 上传 | 大小：215kb | 下载：0

[VHDL编程] fpga

说明：学习FPGA很有价值的27个例子,以VHDL为例子，也可以用verilog-27examples of fpga for the leaner
<方主> 在 2025-02-09 上传 | 大小：1.22mb | 下载：1

[VHDL编程] CPLD

说明：基于CPLD 的交通灯设计
<heh> 在 2025-02-09 上传 | 大小：831kb | 下载：0

[VHDL编程] frequency

说明：在CPLD和FPGA上采用VHDL语言进行分频器设计，供设计者参考-digital frequency divider design with VHDL
<zhangct> 在 2025-02-09 上传 | 大小：315kb | 下载：0

[VHDL编程] Async-fifo

说明：Asynchronous Fifo tested and aproved.
<Ruan> 在 2025-02-09 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLexamples

说明：VHDL的27个设计实例 很实用的例子。对初学者有很大帮助-VHDL
<kdong> 在 2025-02-09 上传 | 大小：1.22mb | 下载：0

[VHDL编程] System_Verilog_training

说明：montor的system verilog培训教程-system verilog training material from mentor
<huangluyang> 在 2025-02-09 上传 | 大小：2.72mb | 下载：0

[VHDL编程] multiplier-accumulator(vhdl)

说明：用VHDL语言描述和实现乘法累加器设计,4位的被乘数X和4位的乘数Y输入后，暂存在寄存器4位的寄存器A和B中，寄存器A和B的输出首先相乘，得到8位乘积，该乘积再与8位寄存器C的输出相加，相加结果保存在寄存器C中。寄存器C的输出也是系统输出Z。(原创，里面有乘法部分和累加部分可以单独提出来，很好用) -With the VHDL language to describe the design and realization of mu
<jlz> 在 2025-02-09 上传 | 大小：945kb | 下载：0

[VHDL编程] wishbone_m4_s8

说明：wishbone 骨幹部份 RTL 源碼, 以verilog 寫成, 自創. 支源 4 master 及 8 slave-wishbone core, write by verilog, support 4 master and 8 slaver. language: verilog.
<mis_hey> 在 2025-02-09 上传 | 大小：3kb | 下载：0